71V3558XS133PFG

IDT71V3556/58是3.3V高速4,718,592位（4.5兆位）同步静态随机存取存储器，旨在消除读写或写读转换时的总线空闲周期，实现零总线周转。地址和控制信号在一个时钟周期内施加于存储器，两个周期后发生相应的数据周期。这些器件包含数据输入输出、地址和控制信号寄存器。输出使能是的异步信号，可用于随时禁用输出。时钟使能引脚允许在必要时暂停器件操作。当该引脚为高电平时，所有同步输入被忽略，内部寄存器保持其先前的值。三个芯片使能引脚允许用户在需要时取消选择器件。器件具有片上突发计数器，在突发模式下，可为呈现给存储器的单个地址提供四个数据周期。突发序列的顺序由线性突发/交错模式输入引脚定义。该引脚用于加载新的外部地址或递增内部突发计数器。这些器件采用高运行速度互补金属氧化物半导体工艺制造，并采用标准100引脚薄型四方扁平封装、119球栅阵列封装和165细间距球栅阵列封装。

• 支持128K x 36和256K x 18内存配置
• 支持高运行速度系统：200兆赫兹（x18配置，时钟到数据访问时间为3.2纳秒）和166兆赫兹（x36配置，时钟到数据访问时间为3.5纳秒）
• 零总线周转特性：读写周期之间无空闲周期
• 内部同步的输出缓冲器使能，无需控制输出使能非信号
• 单一读写控制引脚
• 正时钟边沿触发的地址、数据和控制信号寄存器，适用于全流水线应用
• 4字突发能力（交错或线性）
• 独立的字节写入控制（可连接为常有效）
• 三个芯片使能引脚，便于深度扩展
• 3.3伏电源（±5%容差），3.3伏输入输出供电
• 可选边界扫描联合测试行动组接口
• 采用标准100引脚塑料薄型四方扁平封装、119球栅阵列封装和165细间距球栅阵列封装