ADP5024ACPZ-1-R7

ADP5024在一个小型24引脚、4 mm×4 mm的LFCSP封装中集成了两个高性能降压稳压器和一个低压差（LDO）稳压器，以满足严苛的性能和电路板空间要求。 降压稳压器的高开关频率允许使用小型多层外部元件，并将电路板空间降至最小。当MODE引脚置高时，降压稳压器工作在强制PWM模式。当MODE引脚置低时，当负载电流高于预设阈值时，降压稳压器工作在PWM模式。当负载电流低于预设阈值时，稳压器工作在省电模式（PSM），提高轻载效率。 两个降压稳压器异相工作，以减少对输入电容的需求。LDO的低静态电流、低压差电压和宽输入电压范围可延长便携式设备的电池续航时间。ADP5024 LDO在低裕量电压下工作时，对于高达10 kHz的频率，可保持大于60 dB的电源抑制比。 ADP5024中的稳压器通过专用使能引脚激活。默认输出电压在可调版本中可通过外部设置，在固定电压版本中可在工厂编程为多种预设值。

• 主输入电压范围：2.3 V至5.5 V
• 两个1200 mA降压稳压器和一个300 mA LDO
• 24引脚、4 mm×4 mm LFCSP封装
• 稳压器精度：±1.8%
• 工厂可编程或外部可调的VOUTx
• 3 MHz降压操作，具备强制PWM和自动PWM/PSM模式
• BUCK1/BUCK2：输出电压范围为0.8 V至3.8 V
• LDO：输出电压范围为0.8 V至5.2 V
• LDO：输入电源电压为1.7 V至5.5 V
• LDO：高电源抑制比和低输出噪声

• 为处理器、ASIC、FPGA和RF芯片组供电
• 便携式仪器和医疗设备
• 空间受限的设备