AD9272BSVZRL-40

AD9272专为低成本、低功耗、小尺寸和易用性而设计。它包含八个通道，每个通道都有一个低噪声前置放大器（LNA）、一个可变增益放大器（VGA）、一个抗混叠滤波器（AAF）和一个12位、采样率为10 MSPS至80 MSPS的模数转换器（ADC）。 每个通道的可变增益范围为42 dB，具有全差分信号路径、有源输入前置放大器端接、最高可达52 dB的最大增益，以及转换速率最高可达80 MSPS的ADC。该通道针对对小封装尺寸要求严格的应用进行了动态性能和低功耗优化。 LNA具有单端转差分增益，可通过SPI进行选择。在增益为21.3 dB时，LNA的输入参考噪声电压典型值为0.75 nV/√Hz，在最大增益时，整个通道的组合输入参考噪声电压为0.85 nV/√Hz。假设噪声带宽（NBW）为15 MHz，LNA增益为21.3 dB，输入信噪比约为92 dB。在连续波（CW）多普勒模式下，LNA输出驱动一个跨导放大器，该放大器通过一个8×8差分交叉点开关进行切换。该开关可通过SPI进行编程。 AD9272需要一个LVPECL/CMOS/LVDS兼容的采样率时钟才能实现全性能运行。在许多应用中，无需外部参考或驱动组件。 ADC会自动对采样率时钟进行倍频，以获得合适的LVDS串行数据速率。提供用于在输出端捕获数据的数据时钟（DCO±）和用于指示新输出字节的帧时钟（FCO±）触发信号。 支持对单个通道进行关断操作，以延长便携式应用的电池续航时间。还有一个待机模式选项，允许在电源循环时快速上电。在CW多普勒操作中，VGA、抗混叠滤波器（AAF）和ADC会被关断。时间增益控制（TGC）路径的功耗会根据所选的速度等级进行调整。 ADC具备多种旨在最大化灵活性和最小化系统成本的特性，如可编程时钟、数据对齐和可编程数字测试图案生成。数字测试图案包括内置固定图案、内置伪随机图案，以及通过串行端口接口输入的自定义用户定义测试图案。 AD9272采用先进的CMOS工艺制造，采用16 mm×16 mm、符合RoHS标准的100引脚TQFP封装。其工作温度范围为工业级的 -40 ℃至 +85 ℃。

• 八个通道，包含LNA、VGA、AAF和ADC
• 低噪声前置放大器（LNA），在5 MHz、增益为27.3 dB时，输入参考噪声电压典型值为0.75 nV/√Hz
• 通过SPI可编程增益：75.6 dB/17.9 dB/21.3 dB
• 单端输入；yIN最大值为733 mV p-p/550 mV p-p/367 mV p-p
• 双模式有源输入阻抗匹配
• 带宽（BW） > 100 MHz
• 满量程（FS）输出：±4.4 V p-p差分
• 可变增益放大器（VGA），衰减范围为 -42 dB至0 dB
• 通过SPI可编程的PGA增益：27 dB/24 dB/27 dB/30 dB
• 线性dB增益控制
• 抗混叠滤波器（AAF），可编程二阶低通滤波器（LPF），频率范围为8 MHz至18 MHz
• 可编程高通滤波器（HPF）
• 模数转换器（ADC），12位，采样率为10 MSPS至80 MSPS
• 信噪比（SNR） = 70 dB
• 无杂散动态范围（SFDR） = 75 dB
• 串行LVDS（ANSI-644、IEEE 1596.3缩减范围链路）数据和帧时钟输出
• 包含一个8×8差分交叉点开关，支持连续波（CW）多普勒
• 低功耗，在12位/40 MSPS（TGC）时，每通道功耗为195 mW
• 在CW多普勒模式下，每通道功耗为120 mW
• 灵活的关断模式
• 过载恢复时间 < 10 ns
• 从低功耗待机模式快速恢复，恢复时间 < 2 μs
• 100引脚TQFP封装

• 医学成像/超声
• 汽车雷达