S27KL0642DPBHB023

英飞凌® 64Mb HYPERRAM™ 器件是一款采用 HYPERBUST™ 接口的高速 CMOS 自刷新 DRAM。其 DRAM 阵列采用需要周期性刷新的动态存储单元。当存储器未被 HYPERBUS™ 接口主控制器（主机）主动读取或写入时，器件内部的刷新控制逻辑会管理 DRAM 阵列的刷新操作。由于主机无需管理任何刷新操作，因此对于主机而言，该 DRAM 阵列表现得如同使用静态存储单元、无需刷新即可保持数据的存储器。因此，该存储器更准确地描述为伪静态 RAM (PSRAM)。由于 DRAM 单元无法在读取或写入事务期间进行刷新，因此要求主机限制读取或写入突发传输的长度，以便在需要时允许内部逻辑执行刷新操作。主机必须限制事务的持续时间，并在存储器指示需要刷新操作时，允许在新事务开始时增加初始访问延迟。HYPERBUS™ 是一种低信号数、DDR 接口，可实现高速读写吞吐量。DDR 协议在每个时钟周期内在 DQ[7:0] 输入/输出信号上传输两个数据字节。HYPERBUS™ 上的读取或写入事务由一系列 16 位宽、一个时钟周期的数据在内部 HYPERRAM™ 阵列传输，以及两个相应的 8 位宽、半个时钟周期的数据在 DQ 信号上传输组成。所有输入和输出均与 LV-CMOS 兼容。器件提供 1.8VCC / VCCQ 或 3.0VCC / VCCQ（标称）用于阵列 (VCC) 和 I/O 缓冲器 (VCCQ) 电源，通过不同的订购部件号 (OPN)。命令、地址和数据信息通过八个 HYPERBUS™ DQ[7:0] 信号传输。时钟 (CK#, CK) 用于 HYPERBUS™ 从设备在 DQ 信号上接收命令、地址或数据时进行信息捕获。命令或地址值与时钟跳变沿中心对齐。每个事务以 CS# 和命令-地址 (CA) 信号的置位开始，随后开始时钟跳变以传输数据。

• HYPERBUSTM 接口
• 1.8 V / 3.0 V 接口支持
• 单端时钟 (CK) - 11 个总线信号
• 可选差分时钟 (CK, CK#) - 12 个总线信号
• 片选 (CS#)
• 8 位数据总线 (DQ[7:0])
• 硬件复位 (RESET#)
• 双向读写数据选通 (RWDS)
• 在所有事务开始时输出以指示刷新延迟
• 在读取事务期间作为读数据选通输出
• 在写入事务期间作为写数据掩码输入
• 可选 DDR 中心对齐读选通 (DCARS)
• 在读取事务期间，RWDS 由第二个时钟偏移，与 CK 存在相位差
• 该相移时钟用于将 RWDS 转换边沿移动到读数据眼图内
• 最大时钟速率 200 MHz
• DDR
• 在时钟的两个边沿传输数据
• 数据吞吐量高达 400 MBps (3,200 Mbps)
• 可配置的突发特性
• 线性突发
• 回绕突发长度
• 16 字节 (8 个时钟)
• 32 字节 (16 个时钟)
• 64 字节 (32 个时钟)
• 128 字节 (64 个时钟)
• 混合选项
• 一次回绕突发后接线性突发
• 可配置的输出驱动强度
• 混合睡眠模式
• 深度掉电模式
• 部分存储器阵列 (1/8, 1/4, 1/2 等)
• 完全刷新
• 24 球 FBGA 封装
• 工业级 (I): -40°C 至 +85°C
• 工业增强级 (V): -40°C 至 +105°C
• 汽车级, AEC-Q100 3 级: -40°C 至 +85°C
• 汽车级, AEC-Q100 2 级: -40°C 至 +105°C
• 38 纳米 DRAM 技术