DM3730CUS100

DM3730、DM3725是数字媒体处理器产品。

• 兼容OMAP™ 3架构
• 集成ARM®微处理器（MPU）子系统
• 最高支持1-GHz ARM® Cortex™-A8 Core，也支持300、600、800-MHz频率运行
• 集成NEON™ SIMD协处理器
• 集成高性能图像、视频、音频（IVA2.2™）加速器子系统
• 最高支持800-MHz TMS320C64x+™ DSP核心，也支持260、520、660-MHz频率运行
• 集成增强型直接内存访问（EDMA）控制器，拥有128个独立通道
• 集成视频硬件加速器，POWERVR SGX™图形加速器为DM3730独有
• POWERVR SGX™图形加速器采用基于图块的架构，最高可输出20 MPoly/sec性能
• POWERVR SGX™图形加速器采用通用可扩展着色器引擎，多线程引擎集成像素和顶点着色器功能
• 支持行业标准API:OpenGLES 1.1和2.0、OpenVG 1.0
• 支持细粒度任务切换、负载平衡和电源管理
• 支持可编程高质量图像抗锯齿
• 集成先进超长指令字（VLIW）架构TMS320C64x+™ DSP核心
• DSP核心拥有8个高度独立功能单元，6个ALU（32-/40-Bit），每个时钟周期可支持单32-bit、双16-bit或四8-bit运算；2个乘法器每个时钟周期可支持4次16 x 16-Bit乘法（32-Bit结果）或8次8 x 8-Bit乘法（16-Bit结果）
• 采用支持非对齐访问的加载-存储架构
• 拥有64个32位通用寄存器
• 指令打包可减小代码体积
• 所有指令支持条件执行
• 支持保护模式运行
• 支持错误检测和程序重定向
• 硬件支持模循环操作
• 采用C64x+™ L1/L2内存架构:32K-Byte L1P程序RAM/Cache（直接映射）、80K-Byte L1D数据RAM/Cache（2路组相联）、64K-Byte L2统一映射RAM/Cache（4路组相联）、32K-Byte L2共享SRAM和16K-Byte L2 ROM
• C64x+™指令集支持:字节寻址（8-/16-/32-/64-Bit数据）、8位溢出保护、位域提取/置位/清除操作、归一化、饱和、位计数、紧凑16位指令，额外指令支持复杂乘法
• 集成外部存储器接口:SDRAM控制器（SDRC）为16/32位内存控制器，总地址空间可达1G-Byte，支持低功耗SDRAM，集成SDRAM内存调度器（SMS）和旋转引擎
• 通用内存控制器（GPMC）为16-bit宽复用地址/数据，最多支持8个片选引脚，每个片选引脚最高支持128M-Byte地址空间
• GPMC可无缝连接NOR Flash、NAND Flash（支持ECC汉明码计算）、SRAM和伪SRAM，支持灵活异步协议控制，可连接自定义逻辑（FPGA、CPLD、ASICs等），支持非复用地址/数据模式（地址空间限制为2K-Byte）
• I/O电压支持1.8V，MMC1支持3.0V，处理器核心电压为0.9V 至 1.2V自适应，核心逻辑电压为0.9V 至 1.1V自适应，默认工作性能点（OPP）电压可通过SmartReflex AVS优化至更低值
• 提供商业、工业和扩展温度等级产品
• 集成串行通信模块:5个多通道缓冲串行端口（McBSPs），McBSP1/3/4/5拥有512 Byte发送/接收缓冲区，McBSP2拥有5K-Byte发送/接收缓冲区，McBSP2和3支持SIDETONE核心，可用于滤波、增益和混合操作，可直接连接I2S和PCM设备以及T总线，支持128通道发送/接收模式
• 集成四个主/从多通道串行端口接口（McSPI）端口
• 集成高速/全速/低速USB OTG子系统（12-/8-Pin ULPI接口）
• 集成高速/全速/低速多端口USB主机子系统，支持12-/8-Pin ULPI接口或6-/4-/3-Pin串行接口
• 集成1个HDQ/1-Wire接口
• 集成四个UART，其中一个支持红外数据协会（IrDA）和消费红外（CIR）模式
• 集成三个主/从高速I2C控制器
• 集成摄像头图像信号处理（ISP）模块，支持CCD和CMOS成像器接口，支持存储器数据输入，支持BT.601/BT.656数字YCbCr 4:2:2（8-/10-Bit）接口，可无缝连接通用视频解码器，拥有缩放引擎，可将图像从1/4x缩放至4x，支持独立水平/垂直控制
• 集成系统直接内存访问（SDMA）控制器，拥有32个可配置优先级的逻辑通道
• 集成完善的电源、复位和时钟管理，支持SmartReflex™技术和动态电压频率缩放（DVFS）
• ARM® Cortex™-A8核心基于ARMv7架构，支持TrustZone®、Thumb®-2，拥有增强MMU，为有序双发射超标量微处理器核心，集成NEON多媒体架构，性能超过ARMv6 SIMD的2倍，同时支持整数和浮点SIMD，支持Jazelle® RCT执行环境架构，动态分支预测带有分支目标地址缓存、全局历史缓冲区和8条目返回栈，支持嵌入式跟踪宏单元（ETM）用于无侵入调试
• ARM Cortex-A8内存架构:32K-Byte指令缓存（4路组相联）、32K-Byte数据缓存（4路组相联）、256K-Byte L2缓存、32K-Byte ROM、64K-Byte共享SRAM
• 端序支持:ARM指令为小端，ARM数据可配置，DSP指令/数据为小端
• 集成可移动介质接口，提供三个MMC/SD接口，支持安全数据I/O（SDIO）
• 测试接口兼容IEEE-1149.1（JTAG）边界扫描，支持嵌入式跟踪宏接口（ETM）、串行数据传输接口（SDTI）
• 集成12个32位通用定时器
• 集成2个32位看门狗定时器
• 集成1个32位安全看门狗定时器
• 集成1个32位32-kHz同步定时器
• 最多支持188个通用输入输出（GPIO）引脚，可与其他器件功能复用
• 采用45-nm CMOS工艺
• 支持Package-On-Package（POP）堆叠实现内存堆叠，CUS封装不支持该功能
• 提供多种封装选项:515-pin s-PBGA封装（CBP后缀），顶部球间距0.5mm，底部球间距0.4mm；515-pin s-PBGA封装（CBC后缀），顶部球间距0.65mm，底部球间距0.5mm；423-pin s-PBGA