CLM320VC5402PGE100

CLM320VC5402定点数字信号处理器（DSP）基于改进的Harvard结构，该结构具有一个程序存储总线和三个数据存储总线。该处理器提供了一个具有高度并行性的算术逻辑单元（ALU）、专用硬件逻辑、片上存储器以及其他片上外围器件。该DSP具有的操作灵活性和高速的技术基础是它具有高度专业化的指令集。单独程序编程和数据空间允许同时访问程序指令和数据，从而提供高度的并行性。可以在一个周期内执行两次读取操作和一次写入操作。具有并行存储和特定应用的指令可以充分利用此体系结构。另外，可以在数据和程序之间进行数据的传输。这种并行性支持在单个机器周期（计算机的工作周期）内执行强大的算术、逻辑和位处理操作。另外，5402包括用于管理中断、重复操作和函数调用的控制机制。CLM320VC5402PGE（144引脚LQFP）封装与'LC548，'LC/VC549和'VC5410器件的针脚相兼容。CLM320VC5402GGU（144引脚BGA）封装与'LC548和'LC/VC549器件引脚相兼容。

• 先进的多总线体系结构，有三条独立的16位数据存储总线和一条程序存储总线
• 40位算术逻辑单元(ALU)，包括一个40位桶式移位器和两个独立的40位累加器
• 17×17位并行乘法器与40位专用加法器耦合，用于非流水线的单周期乘积/累加(MAC)操作
• 比较、选择和存储单元(CSSU)，用于Viterbi操作符的累加/比较选择
• 在一个循环周期中，指数编码器用来计算一个40位累加器的指数值
• 两个地址产生器，其带有八个辅助寄存器和两个辅助寄存器算术单元(ARAUs)
• 具有总线保持功能的数据总线
• 具有1M×16位最大可寻址外部程序空间的扩展寻址模式
• 4K×16位片上ROM（只读存储器）
• 16K×16位双址片上RAM（随机存储器）
• 单指令重复和块重复操作程序代码
• 块内存移动指令，用于高效的编程和数据管理
• 带有32位长的字操作数的指令
• 具有2/3操作数读取的指令
• 具有并行存储和并行加载的算术指令
• 条件存储指令
• 中断快速返回
• 片上外设软件编程等待状态发生器和可编程组切换
• 带有内部振荡器或外部时钟源的片上锁相环（PLL）时钟发生器
• 两个多通道缓冲串行端口（McBSP）
• 增强型8位并行主机端口接口（HPI8）
• 两个16位定时器
• 六通道直接存储器访问（DMA）控制器
• 具有掉电模式的IDLE1，IDLE2和IDLE3指令对功耗进行控制
• CLKOUT关闭控制以禁用CLKOUT
• 基于片上扫描的仿真逻辑，IEEE Std1149.1（JTAG）边界扫描逻辑
• 适用于3.3V电源（1.8V内核）的10ns单周期定点指令执行时间（100MIPS）
• 适用于144引脚塑料薄型四方扁平包装（LQFP）（PGE后缀）和144引脚球栅阵列（BGA）（GGU后缀）