NB100LVEP222FA

NB100LVEP222是一款低偏斜2:1:15差分÷1/÷2 ECL扇出缓冲器，专为时钟分配而设计。LVECL/LVPECL输入信号对可采用差分配置或单端配置（将VBB输出参考旁路并连接到一对未使用的输入）。可选择两个全差分时钟输入中的任意一个。四个输出组，分别包含2、3、4和6个差分对，每个输出组可独立配置为输出输入频率的1倍或1/2倍。当输出组配置为÷1模式时，也可以进行数据分配。LVEP222特别保证了输出间的低偏斜。优化的设计、布局和工艺将器件内部以及批次间的偏斜降至最低。该器件是MC100LVE222的改进版本，具有更高的速度和更低的偏斜。 fsel引脚和CLK_Sel引脚为异步控制输入。任何变化都可能导致输出状态不确定，需要一个MR脉冲来重新同步任何1/2倍输出。未使用的输出对应保持未端接（开路），以降低功耗和开关噪声。 与大多数ECL器件一样，NB100LVEP222可在LVPECL模式下由正VCC/VCC0电源供电。这使得LVEP222可用于+2.5/3.3 V系统中的高性能时钟分配。在PECL环境中，通常使用串联或戴维南线路端接，因为它们不需要额外的电源。 VBB引脚是内部产生的电压源，仅为本器件提供。对于单端LVPECL输入条件，未使用的差分输入连接到VBB作为开关参考电压。VBB也可为交流耦合输入重新偏置。使用时，通过0.01 μF电容对VBB和VCC/VCC0进行去耦，并将电流源或吸收限制在0.5 mA。不使用时，VBB应保持开路。单端CLK输入操作在LVPECL模式下限于VCC/VCC0 ≥ 3.0 V，在NECL模式下限于VEE ≤ -3.0 V。

• 输出间偏斜20 ps
• 器件间偏斜85 ps
• 可选1倍或1/2倍频率输出
• LVPECL模式工作范围：VCC/VCC0 = 2.375 V至3.8 V，VEE = 0 V
• NECL模式工作范围：ΔVCC/VCC0 = 0ΔV，VEE = -2.375 V至 -3.8 V
• 内部输入下拉电阻
• 安森美半导体MC100LVE222的性能升级版
• VBB输出
• 这些器件无铅、无卤素且符合RoHS标准