MC100LVEP210FA

MC100LVEP210是一款低偏斜的1至5路双差分驱动器，专为时钟分配而设计。如果使用VBB输出，ECL/PECL输入信号可以是差分信号或单端信号。信号会扇出到5个相同的差分输出端。当EP210工作在PECL模式时，可以使用HSTL输入。 LVEP210特别保证了低的输出间偏斜。优化的设计、布局和工艺可将器件内部以及器件之间的偏斜降至最低。 为确保实现严格的偏斜规格，即使仅使用一个输出，差分输出的两端也需要同样端接至50 Ω。如果某一对输出未使用，两个输出端可以悬空（不端接），而不会影响偏斜。 与大多数其他ECL器件一样，MC100LVEP210可以在PECL模式下由正VCC电源供电。这使得LVEP210可用于+3.3 V或+2.5 V系统中的高性能时钟分配。在PECL模式下，单端CLK输入操作限于VCC ≥ 3.0 V；在ECL模式下，限于VEE ≤ -3.0 V。 设计人员可利用LVEP210的性能，在背板或电路板上分配低偏斜时钟。在PECL环境中，通常使用串联或戴维南线路端接，因为它们不需要额外的电源。有关使用PECL的更多信息，设计人员应参考应用笔记AN1406/D。

• 典型器件间偏斜：85 ps
• 典型输出间偏斜：20 ps
• VBB输出
• 抖动：小于1 ps RMS
• 典型传播延迟：350 ps
• 典型最大频率：>3 GHz
• 100系列具备温度补偿功能
• PECL和HSTL模式工作范围：VCC = 2.375 V至3.8 V，VEE = 0 V
• NECL模式工作范围：VCC = 0 V，VEE = -2.375 V至 -3.8 V
• 输入悬空默认状态
• 与LVDS输入兼容
• 与MC100EP210完全兼容
• 这些是无铅器件