CDC857-3DGGR

CDC857-2和CDC857-3是高性能、低偏斜、低抖动的锁相环（PLL）时钟驱动器。它们使用PLL在频率和相位上精确对齐反馈（FBOUT）输出与时钟（CLK）输入信号。CDC857-3工作在3.3 V（PLL）和2.5 V（输出缓冲器）电压下。CDC857-2工作在2.5 V（PLL和输出缓冲器）电压下。 一组十个反相和同相输出提供CLK的十个低偏斜、低抖动副本。输出信号占空比被调整为50%，与CLK处的占空比无关。 所有输出均可通过单个输出使能输入进行使能或禁用。当G输入为高电平时，输出与CLK在相位和频率上同步切换；当G输入为低电平时，输出被禁用并进入高阻抗状态（三态）。 与许多包含PLL的产品不同，CDC857不需要外部RC网络。PLL的环路滤波器集成在芯片上，从而减少了元件数量、电路板空间和成本。 由于基于PLL电路，CDC857需要一段稳定时间来实现反馈信号与参考信号的锁相。在上电以及在CLK处施加固定频率、固定相位信号之后，以及在PLL参考或反馈信号发生任何变化之后，都需要这段稳定时间。为了测试目的，可以通过将AVCC接地来旁路PLL。如果AVCC接地且VCC = 导通，G上的2个下降沿会使PLL在FBOUT使能且所有其他输出禁用的情况下运行，之后AVCC升至其指定的VCC值，同时G保持低电平。CDC857的工作温度范围为0℃至85℃。