CDC2510CPWR

CDC2510C 是一款高性能、低偏移、低抖动的锁相环(PLL)时钟驱动器。它使用锁相环将反馈(FBOUT)输出在频率和相位上与时钟(CLK)输入信号精确对齐。该器件专门设计用于同步DRAM。CDC2510C 工作电压为 VCC = 3.3 V。它还集成了串联阻尼电阻，适合驱动点对点负载。一组十个输出可提供十个低偏移、低抖动的CLK副本。输出信号占空比调整为50%，与CLK输入的占空比无关。所有输出可通过单个输出使能输入启用或禁用。当G输入为高电平时，输出与CLK同相同频切换；当G输入为低电平时，输出禁用，处于逻辑低电平状态。与许多包含锁相环的产品不同，CDC2510C不需要外部RC网络。锁相环的环路滤波器集成在芯片上，可减少元件数量、电路板空间和成本。由于基于锁相环电路，CDC2510C需要稳定时间来实现反馈信号与参考信号的锁相。在上电、CLK输入施加固定频率固定相位信号后，以及锁相环参考或反馈信号发生任何变化后，都需要该稳定时间。为了测试目的，可通过将AVCC接地来旁路锁相环。CDC2510C 的工作温度范围为 0℃ 至 85℃。

• 符合PC SDRAM Registered DIMM设计支持文档Rev. 1.2要求
• 兼容扩频时钟
• 工作频率为25 MHz 至 125 MHz
• 66 MHz 至 100 MHz下静态相位误差分布为±150 ps
• 66 MHz 至 100 MHz下周期-周期抖动为100 ps
• 采用塑料24引脚TSSOP封装
• 用于同步DRAM应用的锁相环时钟分配
• 将一路时钟输入分配为一组十个输出
• 外部反馈(FBIN)引脚用于将输出与时钟输入同步
• 片上集成串联阻尼电阻
• 无需外部RC网络
• 工作电压为3.3 V

• 同步DRAM应用
• PC SDRAM Registered DIMM