CDC2510BPWR
CDC2510BPWR
SMT扩展库SMT补贴嘉立创PCB免费打样
- 品牌名称
- TI(德州仪器)
- 商品型号
- CDC2510BPWR
- 商品编号
- C3609658
- 商品封装
- TSSOP-24
- 包装方式
- 编带
- 商品毛重
- 0.139333克(g)
商品参数
| 属性 | 参数值 | |
|---|---|---|
| 商品目录 | 时钟发生器/频率合成器/PLL | |
| 最大输出频率 | 125MHz | |
| 工作电压 | 3V~3.6V |
| 属性 | 参数值 | |
|---|---|---|
| 输出通道数 | 10 | |
| 工作温度 | 0℃~+70℃ |
商品特性
- 设计符合PC SDRAM Registered DIMM规范
- 支持展频时钟
- 工作频率25 MHz至125 MHz
- 66 MHz至100 MHz时的相位误差和抖动为±150 ps
- 66 MHz至100 MHz时的峰峰值抖动为±80 ps
- 66 MHz至100 MHz时的周期间抖动为|100 ps|
- 提供24引脚TSSOP塑料封装
- 用于同步DRAM应用的锁相环时钟分配
- 将一个时钟输入分配到十个输出端口
- 每个输出端口有独立的使能控制
- 外部反馈（FBIN）端子用于将输出与输入时钟同步
- 片上串联阻尼电阻
- 不需要外部RC网络
- 工作电压3.3 V
- 高性能、低偏斜、低抖动的锁相环（PLL）时钟驱动器
- 使用PLL精确对齐反馈（FBOUT）输出与时钟（CLK）输入信号的频率和相位
- 专为同步DRAM设计
- 提供集成的串联阻尼电阻
- 十个输出端口提供十个低偏斜、低抖动的CLK副本
- 输出信号占空比调整为50%，与CLK的占空比无关
- 所有输出可以通过单个输出使能输入启用或禁用
- 当G输入为高电平时，输出与CLK在相位和频率上同步切换；当G输入为低电平时，输出被禁用并处于逻辑低电平状态
- 不需要外部RC网络
- PLL的环路滤波器包含在片内，减少了元件数量、板空间和成本
- 基于PLL电路，需要稳定时间以实现反馈信号与参考信号的相位锁定
- 测试时可以通过将AVCC接地来旁路PLL
- 在0℃至70℃范围内进行特性测试