CDC2509CPWR

CDC2509C是一款高性能、低偏斜、低抖动的锁相环（PLL）时钟驱动器。它使用PLL在频率和相位上精确对齐反馈（FBOUT）输出与时钟（CLK）输入信号。它专为与同步DRAM配合使用而设计。CDC2509C工作电压为3.3VCC。它还提供集成的串联阻尼电阻，非常适合驱动点对点负载。 一组五个输出和一组四个输出提供CLK的九个低偏斜、低抖动副本。输出信号占空比调整为50%，与CLK处的占空比无关。每组输出通过控制（1G和2G）输入分别启用或禁用。当G输入为高电平时，输出与CLK在相位和频率上同步切换；当G输入为低电平时，输出被禁用并处于逻辑低电平状态。 与许多包含PLL的产品不同，CDC2509C不需要外部RC网络。PLL的环路滤波器集成在芯片上，最大限度地减少了元件数量、电路板空间和成本。 由于基于PLL电路，CDC2509C需要一段稳定时间来实现反馈信号与参考信号的相位锁定。在加电并在CLK处施加固定频率、固定相位信号后，以及在PLL参考或反馈信号发生任何变化后，都需要这段稳定时间。为了测试目的，可以通过将AVCC接地来旁路PLL。 CDC2509C的工作温度范围为0℃至85℃。