CDC930DLR

CDC930是一款差分时钟合成器/驱动器，可生成HCLK/HCLK、3VMREF/3VMREF、PCI、3V66、3V48、REF系统时钟信号，以支持配备奔腾4微处理器和Direct Rambus内存子系统的计算机系统。 所有输出频率均由一个14.318 MHz的晶体输入产生。也可以在XIN输入处提供参考时钟输入，而不使用晶体。两个锁相环（PLL）用于生成主机频率和48 MHz时钟频率。片上环路滤波器和内部反馈无需外部组件。主机、PCI时钟和48 MHz时钟输出提供低偏斜/低抖动的时钟信号，以确保可靠的时钟操作。所有输出均具备三态功能，可通过控制输入SEL133、SelA和SelB进行选择。 输出可以是差分主机时钟或3.3 V单端CMOS缓冲器。当PWRDWN置高时，设备以正常模式运行。当PWRDWN置低时，设备进入掉电模式，此时HCLK以2×1 IREF驱动，HCLK无驱动，其他所有输出均置低。 主机总线工作频率为100 MHz或133 MHz。MREF总线工作频率为50 MHz或66 MHz。通过对SEL100/133控制输入进行相应设置来完成输出频率选择。PCI总线频率固定为33 MHz。 由于CDC930基于PLL电路，因此需要一段稳定时间来实现PLL的锁相。上电以及SEL输入发生变化后都需要这段稳定时间。使用外部参考时钟时，在稳定时间开始之前，该信号必须是固定频率和固定相位的。

• 为奔腾微处理器生成时钟
• 使用14.318 MHz晶体输入生成多个输出频率
• 包含扩频时钟（SSC），0.6%下扩频，理论EMI抑制7 dB，可降低电磁干扰
• 具备电源管理控制端子
• 时钟分配的输出偏斜和抖动低
• 采用单3.3 V电源供电
• 掉电电流消耗小于30 mA
• 生成以下时钟：
  • 4路HCLK（主机）（不同对 - 100/133 MHz）
  • 1对3VMREF（3.3 V，180°相移，50/66 MHz）
  • 10路PCI（3.3 V，33.3 MHz）
  • 2路REF（3.3 V，14.318 MHz）
  • 4路3V66 MHz（3.3 V，66 MHz）
  • 2路3V48 MHz（3.3 V，48 MHz）