AM2965和AM2966设计用于驱动MOS动态随机存取存储器(DRAM)的地址和控制线的电容性输入特性。下部输出驱动器的独特设计包含一个集电极电阻,用于控制高到低转换时的下冲。上部输出驱动器上拉至VCC - 1.15V,以与MOS存储器兼容,并且设计为具有与下部输出受控下降时间对称的上升时间,这有助于优化动态随机存取存储器的性能。AM2965和AM2966与流行的'S240和'S244引脚兼容,具有相同的三态输出使能控制。AM2965具有反相驱动器,而AM2966具有同相驱动器。下部输出驱动器中包含内部电阻,消除了对外部串联电阻的需求,从而减少了封装数量和所需的电路板面积。内部电阻在不减缓输出上升速度的情况下控制输出下降和下冲。这些器件设计用于与Am2964动态内存控制器配合使用,适用于具有高电容性输入线的大型动态存储器,需要额外的缓冲。在同一硅芯片上驱动八条地址线或四条行地址选通(RAS)和四条列地址选通(CAS)线,通过最小化驱动器之间的偏差,也提供了显著的性能优势。每个器件在驱动器之间都有指定的偏差,以改善存储器访问最坏情况下的时序,优于未指定器件的最小和最大传播延迟(tpp)差异。