DS3886AVFN

DS3886A是DS3886的高速、低功耗、引脚兼容版本。 DS3886A是专门为实现高性能Futurebus+和专有总线接口而设计的一系列收发器之一。DS3886A是一款BTL 9位锁存数据收发器，符合IEEE 896.2 Futurebus+规范中规定的IEEE 1194.1（背板收发器逻辑 - BTL）标准。DS3886A在驱动器路径中集成了一个边沿触发锁存器，在直通操作模式下可绕过该锁存器；在接收器路径中集成了一个透明锁存器。使用DS3886A可简化带奇偶校验线的字节宽地址/数据的实现，也可用于Futurebus+状态、标签和命令线。 DS3886A驱动器输出配置为NPN集电极开路，允许在总线上进行线或连接。每个驱动器输出都在其集电极串联了一个肖特基二极管，以将晶体管输出电容与总线隔离，从而降低非活动状态下的总线负载。驱动器输出和接收器输入的总输出电容小于5 pF。驱动器还具有高灌电流能力，以满足IEEE 1194.1 BTL规范中定义的总线负载要求。 背板收发器逻辑（BTL）是一种信号标准，由国家半导体公司发明并首次推出，后由IEEE进行开发以提高背板总线的性能。兼容BTL的收发器具有低输出电容驱动器，可将总线负载降至最低；标称信号摆幅为1V，可降低功耗；接收器具有精确的阈值，可实现最大的抗噪能力。BTL标准消除了严重限制TTL总线性能的建立时间延迟，从而显著提高了总线传输速率。背板总线两端应连接端接电阻（选择与总线阻抗匹配）并连接到2.1V。低电压通常为1V。 为每个BTL输出提供单独的接地引脚，以最大程度减少同时开关期间产生的接地噪声。 独特的驱动器电路满足0.5V/ns的最大压摆率要求，可控制上升和下降时间，以减少对相邻线路的噪声耦合。 收发器的高阻抗控制和驱动器输入完全与TTL兼容。 接收器是一个高速比较器，利用带隙基准进行精确的阈值控制，可对BTL 1V信号电平实现最大的抗噪能力。提供单独的QVCC和QGND引脚，以最大程度减少高电流开关噪声的影响。输出为三态，完全与TTL兼容。 DS3886A通过LI（带电插拔）引脚支持IEEE 896.2中定义的带电插拔功能。要实现带电插拔，LI引脚应连接到带电插拔电源连接器。如果不支持此功能，LI引脚必须连接到VCC引脚。DS3886A还在电源排序期间提供无毛刺的上电/下电保护。 除了LI引脚外，DS3886A还有两种类型的电源连接。它们是逻辑VCC（VCC）和静音VCC（QVCC）。DS3886A上有两个逻辑VCC引脚，为逻辑和控制电路提供电源电压。提供多个连接以减少封装电感的影响，从而最大程度减少开关噪声。由于这些引脚与器件内部的VCC总线共用，因此这些引脚之间不应存在电压差，并且由于ESD电路的原因，VCC和QVCC之间的电压差不应超过±0.5V。 当CD（芯片禁用）为高电平时，An处于高阻抗状态，Bn为高电平。要传输数据（从An到Bn），T/R信号应为高电平。 当RBYP为高电平时，正边沿触发触发器处于透明模式。当RBYP为低电平时，ACLK信号的正边沿对数据进行锁存。 此外，VCC引脚与除BTL I/O和LI引脚之外的所有其他引脚之间的ESD电路要求这些引脚上的任何电压都不应超过VCC +0.5V。 DS3886A上有三种不同类型的接地引脚：逻辑接地（GND）、BTL接地（B0GND - B8GND）和带隙基准接地（QGND）。芯片内所有这些接地参考引脚都是隔离的，以最大程度减少高电流开关瞬变的影响。为实现最佳性能，QGND应通过不承载瞬态开关电流的静音通道连接到连接器。GND和B0GND - B8GND应通过尽可能短的路径连接到最近的背板接地引脚。 由于可以采用多种不同的接地方案，并且DS3886A上存在ESD电路，因此需要注意的是，包括上电/下电排序期间，接地引脚QGND、GND或B0GND - B8GND之间的任何电压差都不应超过±0.5V。 DS3886A提供44引脚PLCC和44引脚PQFP高密度封装形式。

• 快速传播延迟（典型值3ns）
• 9位BTL锁存收发器
• 驱动器集成边沿触发锁存器
• 接收器集成透明锁存器
• 符合背板收发器逻辑（BTL）的IEEE 1194.1标准
• 支持带电插拔
• 无毛刺上电/下电保护
• 总线端口电容通常小于5pF
• 80 mA时总线端口电压摆幅低（典型值1V）
• 超过2 KV ESD测试（人体模型）