54S138DM

这些肖特基钳位电路专为高性能内存解码或数据路由应用而设计，要求极短的传播延迟时间。在高性能内存系统中，这些解码器可用于最大程度减少系统解码的影响。当与高速存储器配合使用时，这些解码器的延迟时间通常小于存储器的典型访问时间。这意味着解码器引入的有效系统延迟可以忽略不计。 S138根据三个二进制选择输入和三个使能输入的条件对八路信号中的一路进行解码。两个低电平有效和一个高电平有效的使能输入减少了扩展时对外部门电路或反相器的需求。无需外部反相器即可实现24线解码器，而32线解码器仅需一个反相器。使能输入可作为数据输入用于多路分配应用。 S139在单个封装中包含两个独立的2线至4线解码器。低电平有效的使能输入可在多路分配应用中用作数据线。 所有这些解码器/多路分配器均具有全缓冲输入，仅向其驱动电路呈现一个归一化负载。所有输入均采用高性能肖特基二极管进行钳位，以抑制线路振铃并简化系统设计。

• 专为高速应用设计：内存解码器、数据传输系统
• S138 3线至8线解码器包含3个使能输入，以简化级联和/或数据接收
• S139包含两个完全独立的2线至4线解码器/多路分配器
• 采用肖特基钳位以实现高性能
• 典型传播延迟时间（3级逻辑）：S138为8 ns，S139为7.5 ns
• 典型功耗：S138为245 mW，S139为300 mW