SN74LS367ADR2

这些器件是具有三态输出的高速六缓冲器。它们可配置为单个 6 位或 2 位/4 位，具有反相或同相数据（D）路径。当使能（E）端为低电平时，输出端可驱动 15 个 TTL 单位负载或 60 个低功耗肖特基负载。 当输出使能（E）端为高电平时，输出端被强制进入高阻“关断”状态。如果将三态器件的输出端连接在一起，除一个器件外，所有其他器件必须处于高阻状态，以避免出现超过最大额定值的大电流。设计人员应确保连接在一起的三态器件的输出使能信号设计合理，避免出现重叠。