IS43TR16128DL-107MBLI

以下是上电和初始化所需的序列：

1. 施加电源（建议将 RESET# 保持在 0.2×VDD 以下；所有其他输入可以未定义）。RESET# 需要在稳定电源下保持至少 200 微秒。在 RESET# 解除断言之前的任何时间将 CKE 拉低（最短时间 10 纳秒）。300mV 至 VDD（最小值）之间的电源电压斜坡时间不得超过 200 毫秒；并且在斜坡期间，VDD > VDDQ 且 (VDD - VDDQ) < 0.3 伏。
   • VDD 和 VDDQ 由单个电源转换器输出驱动，并且
     • 除 VDD、VDDQ、VSS、VSSQ 之外的所有引脚上的电压电平，一方面必须小于或等于 VDDQ 和 VDD，另一方面必须大于或等于 VSSQ 和 VSS。此外，电源斜坡完成后，VTT 限制为最大 0.95V，并且 Vref 跟踪 VDDQ/2。 或者
   • 在 VDDQ 之前或同时施加 VDD，且无斜率反转。
   • 在 VTT 和 Vref 之前或同时施加 VDDQ，且无斜率反转。
   • 除 VDD、VDDQ、VSS、VSSQ 之外的所有引脚上的电压电平，一方面必须小于或等于 VDDQ 和 VDD，另一方面必须大于或等于 VSSQ 和 VSS。
2. RESET# 解除断言后，等待另外 500 微秒，直到 CKE 变为有效。在此期间，DRAM 将开始内部状态初始化；这将独立于外部时钟完成。
3. 在 CKE 变为有效之前，时钟（CK、CK#）需要启动并稳定至少 10 纳秒或 5 个 tCK（取较大值）。由于 CKE 是同步信号，必须满足相对于时钟的相应建立时间（tIS）。此外，在 CKE 变为有效之前，必须注册一个 NOP 或取消选择命令（具有相对于时钟的 tIS 建立时间）。一旦复位后 CKE 被注册为高电平，CKE 需要持续注册为高电平，直到初始化序列完成，包括 tDLLK 和 tZQinit 到期。
4. 只要 RESET# 被断言，DDR3 SDRAM 就将其片上终端保持在高阻抗状态。此外，RESET# 解除断言后，SDRAM 保持其片上终端处于高阻抗状态，直到 CKE 被注册为高电平。在 CKE 被注册为高电平之前的 tIS 时间内，ODT 输入信号可能处于未定义状态。当 CKE 被注册为高电平时，ODT 输入信号可能稳定。

• 标准电压：VDD 和 VDDQ = 1.5V ± 0.075V
• 低电压（L）：VDD 和 VDDQ = 1.35V + 0.1V， - 0.067V，向后兼容 1.5V
• 高速数据传输速率，系统频率高达 1066 MHz
• 8 个内部存储体，可并发操作
• 8n 位预取架构
• 可编程 CAS 延迟
• 可编程附加延迟：0、CL - 1、CL - 2
• 基于 tCK 的可编程 CAS 写入延迟（CWL）
• 可编程突发长度：4 和 8
• 可编程突发序列：顺序或交错
• 动态 BL 切换
• 自动自刷新（ASR）
• 自刷新温度（SRT）
• 刷新间隔：
  • 7.8 微秒（8192 周期/64 毫秒），Tc = -40°C 至 85°C
  • 3.9 微秒（8192 周期/32 毫秒），Tc = 85°C 至 105°C
  • 1.95 微秒（8192 周期/16 毫秒），Tc = 105°C 至 115°C
  • 0.97 微秒（8192 周期/8 毫秒），Tc = 115°C 至 125°C
• 部分阵列自刷新
• 异步复位引脚
• 支持 TDQS（终端数据选通）（仅 x8）
• OCD（片外驱动器阻抗调整）
• 动态 ODT（片上终端）
• 驱动器强度：RZQ/7、RZQ/6（RZQ = 240 欧姆）
• 写入电平调整
• DLL 关闭模式下高达 200 MHz
• 工作温度：
  • 商业级（Tc = 0°C 至 +95°C）
  • 工业级（Tc = -40°C 至 +95°C）
  • 汽车级，A1（Tc = -40°C 至 +95°C）
  • 汽车级，A2（Tc = -40°C 至 +105°C）
  • 汽车级，A25（Tc = -40°C 至 +115°C）
  • 汽车级，A3（Tc = -40°C 至 +125°C）
• 配置：256Mx8、128Mx16
• 绿色封装：
  • 16 位：96 球 BGA（9mm×13mm）
  • 8 位：78 球 BGA（8mm×10.5mm）