5962-9459903MXA

Cypress STK12C68 - 5是一款快速静态随机存取存储器（SRAM），每个存储单元都包含一个非易失性元件。嵌入式非易失性元件采用了量子阱（QuantumTrap）技术，造就了世界上最可靠的非易失性存储器。SRAM提供无限的读写循环，而独立的非易失性数据则存储在高度可靠的量子阱单元中。在断电时，数据会自动从SRAM传输到非易失性元件（存储操作）。上电时，数据会从非易失性存储器恢复到SRAM（恢复操作）。存储和恢复操作也可以通过软件控制。硬件存储操作可通过HSB引脚启动。

STK12C68 - 5非易失性SRAM由两个功能组件组成，它们位于同一个物理单元中，分别是SRAM存储单元和非易失性量子阱单元。SRAM存储单元作为标准的快速静态RAM运行。数据可以在SRAM和非易失性单元之间进行传输（存储操作是从SRAM到非易失性单元，恢复操作是从非易失性单元到SRAM）。这种独特的架构能够并行存储和恢复所有单元的数据。在存储和恢复操作期间，SRAM的读写操作会被禁止。STK12C68 - 5支持像典型SRAM一样的无限读写操作。此外，它还提供从非易失性单元的无限恢复操作以及多达一百万次的存储操作。

当CE和OE为低电平，而WE和HSB为高电平时，STK12C68 - 5执行读周期。引脚A₀ - ₁₂上指定的地址决定了访问的8192个数据字节。当读操作由地址转换启动时，输出在tₐₐ（读周期1）延迟后有效。如果读操作由CE或OE启动，输出在tₐₙₑ或tₔₒₑ（取较晚者）时有效（读周期2）。数据输出在tₐₐ访问时间内会反复响应地址变化，无需任何控制输入引脚的转换，并且在另一次地址变化之前、CE或OE变为高电平之前或WE或HSB变为低电平之前保持有效。

当CE（上划线）和WE（上划线）为低电平且HSB为高电平时，执行写周期。地址输入在进入写周期之前必须稳定，并且必须保持稳定，直到周期结束时CE或WE变为高电平。如果公共I/O引脚DQ₀ - ₇上的数据具有有效的tₛₔ，则在WE（上划线）控制的写操作结束之前或CE控制的写操作结束之前，这些数据会被写入存储器。在整个写周期内保持OE为高电平，以避免公共I/O线上的数据总线冲突。如果OE保持低电平，内部电路会在WE变为低电平后tₕₓₜₑ关闭输出缓冲器。

STK12C68 - 5使用以下三种存储操作之一将数据存储到非易失性SRAM中：

1. 由HSB激活的硬件存储
2. 由地址序列激活的软件存储
3. 设备断电时的自动存储

自动存储操作是量子阱技术的一个独特特性，STK12C68 - 5默认启用该功能。

在正常操作期间，设备从VCC汲取电流，为连接到V₍ₐₚ₎引脚的电容器充电。芯片使用存储的电荷执行单次存储操作。如果VCC引脚上的电压降至Vₛₚ₁ₜₕ以下，该部件会自动将V₍ₐₚ₎引脚与VCC断开。由V₍ₐₚ₎电容器提供电源启动存储操作。

自动存储操作需要提供一个额定电压为6V、电容在68 μF至220 μF（±20%）之间的电荷存储电容器。芯片内部的电荷泵将V₍ₐₚ₎引脚上的电压驱动到5V。在上电期间，WE上会设置上拉电阻以使其保持无效状态。

在系统电源模式下，VCC和V₍ₐₚ₎都连接到+5V电源，无需68 μF电容器。在这种模式下，STK12C68 - 5的自动存储功能在电源下降时利用存储的系统电荷运行。但是，用户必须保证在10 ms的存储周期内VCC不低于3.6V。

• 访问时间为35 ns和55 ns
• 搭配外部68 μF电容器，断电时自动存储，无需人工干预
• 存储到量子阱非易失性元件可通过软件、硬件或断电时的自动存储功能启动
• 从量子阱恢复到SRAM可通过软件或上电启动
• 读写和恢复周期无限制
• 量子阱有100万次存储周期
• 量子阱数据可保留100年
• 单5 V ± 10%工作电压
• 适用于军温环境
• 提供28引脚（300密耳）陶瓷双列直插封装（CDIP）和28焊盘无引线芯片载体封装（LCC）