CY7B991-5JIT

CY7B991和CY7B992可编程偏斜时钟缓冲器（PSCB）为用户提供对系统时钟功能的可选择控制。这些多输出时钟驱动器为系统集成商提供了优化高性能计算机系统时序所需的功能。八个独立驱动器分为四对用户可控输出，每对都可以驱动阻抗低至50Ω的端接传输线。它们可以提供最小且指定的输出偏斜和全摆幅逻辑电平（CY7B991为TTL或CY7B992为CMOS）。每个输出都硬连线到九种延迟或功能配置之一。0.7至1.5 ns的延迟增量由工作频率决定，输出可以从其标称的“零”偏斜位置偏斜最多±6个时间单位。完全集成的PLL可以消除外部负载和传输线延迟的影响。当PSCB的“零延迟”功能与可选的输出偏斜功能结合使用时，可以创建高达±12个时间单位的输出到输出延迟。二分频和四分频输出功能为设计复杂的时钟系统提供了额外的灵活性。当与内部PLL结合使用时，这些分频功能能够分配低频时钟，该时钟在时钟目的地被乘以2或4。这一特性将时钟分配难度降至最低，允许实现最大的系统时钟速度和灵活性。

• 所有输出对偏斜典型值 < 100 ps（最大值250 ps）
• 3.75 MHz至80 MHz输出操作
• 用户可选择输出功能
• 可选择偏斜至18 ns
• 反相和非反相
• 以1/2和1/4输入频率运行
• 以2×和4×输入频率运行（输入低至3.75 MHz）
• 零输入到输出延迟
• 50%占空比输出
• 输出驱动50Ω端接线
• 低工作电流
• 32引脚PLCC封装
• 抖动峰峰值 < 200 ps（均方根值 < 25 ps）