CY7C1386B-150AI

赛普拉斯同步突发SRAM系列采用高速、低功耗CMOS设计，运用先进的单层多晶硅、三层金属技术。每个存储单元由六个晶体管组成。CY7C1386BV25和CY7C1387BV25 SRAM集成了1048576×18和524288×36的SRAM单元，具备先进的同步外围电路和用于内部突发操作的两位计数器。所有同步输入由正边沿触发的时钟输入（CLK）控制的寄存器进行门控。同步输入包括所有地址、所有数据输入、地址流水线片选（CE）、突发控制输入（ADSC、ADSP和ADV）、写使能（BWa、BWb、BWc、BWd和BWE）和全局写（GW）。异步输入包括输出使能（OE）和突发模式控制（MODE）。由OE使能的数据（DQa,b,c,d）和数据奇偶校验（DPa,b,c,d）输出也是异步的。DQa,b,c,d和DPa,b,c,d适用于CY7C1386BV25，而DQa,b和DPa,b适用于CY7C1387BV25。在DQ的情况下，a、b、c、d各为8位宽，在DP的情况下为1位宽。地址和片选通过地址状态处理器（ADSP）或地址状态控制器（ADSC）输入引脚进行寄存。后续的突发地址可以由突发推进引脚（ADV）控制在内部生成。地址、数据输入和写控制在片上进行寄存以启动自定时写周期。写周期的宽度可以由写控制输入控制为1到4字节。单个字节写允许写入单个字节。BWa控制DQa和DPa，BWb控制DQb和DPb，BWc控制DQc和DPd，BWd控制DQd - DQd和DPd。只有当BWE为低电平时，BWa、BWb、BWc和BWd才可以有效。GW为低电平时会写入所有字节。写直通功能允许写入的数据在下一个立即读周期在输出端可用。该器件还集成了流水线使能电路，便于深度扩展而不影响系统性能。CY7C1386BV25/CY7C1387BV25都是双周期取消选择部件。CY7C1386BV25和CY7C1387BV25的所有输入和输出都与JEDEC标准JESD8 - 5兼容。

• 快速时钟速度：200、167、150、133 MHz
• 提供高性能3 - 1 - 1访问速率
• 快速OE访问时间：3.0、3.4、3.8、4.2 ns
• 适合深度扩展
• 2.5 V ± 5%电源
• 通用数据输入和数据输出
• 双周期取消选择
• 字节写使能和全局写控制
• 用于地址流水线的片选使能
• 地址、数据和控制寄存器
• 内部自定时写周期
• 突发控制引脚（交错或线性突发序列）
• 使用ZZ模式或CE取消选择可实现自动掉电
• 高密度、高速封装
• BGA封装版本支持JTAG边界扫描

• 支持线性或交错突发序列系统的二级缓存
• 适用于奔腾和i486处理器的交错突发顺序
• 适用于采用线性突发序列的处理器