CY7B9940V-5AXC

CY7B9930V 和 CY7B9940V 高速多频 PLL 时钟缓冲器可让用户对系统时钟功能进行选择控制。这款多输出时钟驱动器为系统集成商提供了优化高性能计算机或通信系统时序所需的功能。 十个可配置输出中的每一个都能驱动阻抗低至 50 Ω 的端接传输线，同时在 LVTTL 电平下实现最小且指定的输出偏斜。输出分为三组。FB 反馈组由两个输出组成，可实现 1 至 12 的分频功能。这十个输出中的任何一个都可以连接到反馈输入，同时驱动其他输入。 可选参考输入是一项容错功能，当主时钟源停止工作时，可平滑切换到辅助时钟源。参考输入可配置为支持 LVTTL 或差分 (LVPECL) 输入。完全集成的 PLL 可降低抖动并简化电路板布局。

• 12–100 MHz（CY7B9930V）或 24–200 MHz（CY7B9940V）输入/输出操作
• 匹配对输出偏斜 <200 ps
• 零输入到输出延迟
• 10 个 LVTTL 占空比为 50% 的输出，能够驱动 50 Ω 端接线
• 商业温度范围，八个输出频率为 200 MHz
• 工业温度范围，八个输出频率为 200 MHz
• 3.3 V LVTTL/LV 差分 (LVPECL)、容错且可热插拔的参考输入
• 倍频比为 (1–6、8、10、12)
• 最高可达输入频率的 12 倍操作
• 可单独禁用输出组，以实现高效电源管理和降低 EMI
• 用于测试目的的输出高阻抗选项
• 带锁定指示的完全集成 PLL
• 低周期至周期抖动 <100 ps 峰峰值
• 单 3.3 V ± 10% 电源
• 44 引脚 TQFP 封装