CY7C1473BV33-133AXC

CY7C1471BV33和CY7C1473BV33是3.3V、2M×36/4M×18的同步直通突发静态随机存取存储器（SRAM），专门设计用于支持无等待状态的无限连续读写操作。CY7C1471BV33和CY7C1473BV33配备了先进的无总线延迟（NoBL）逻辑。NoBL技术可实现每个时钟周期的数据传输，从而实现连续的读写操作。此特性显著提高了通过SRAM的数据吞吐量，特别是在需要频繁进行写读转换的系统中。所有同步输入都通过由时钟上升沿控制的输入寄存器。时钟输入由时钟使能（CEN）信号限定，当该信号无效时，操作暂停并延长前一个时钟周期。时钟上升沿的最大访问延迟为6.5ns（133MHz器件）。写操作由两个或四个字节写选择（BWX）和一个写使能（WE）输入控制。所有写操作均通过片上同步自定时写电路进行。三个同步芯片使能（CE1上划线、CE2、CE3上划线）和一个异步输出使能（OE）便于进行存储体选择和输出三态控制。为避免总线冲突，在写序列的数据部分，输出驱动器会同步进入三态。

• 无总线延迟（NoBL）架构消除了写周期和读周期之间的死区
• 支持高达133MHz的总线操作，零等待状态
• 每个时钟周期传输数据
• 引脚与ZBT设备兼容，功能等效
• 内部自定时输出缓冲控制，无需使用OE
• 寄存器输入实现直通操作
• 具备字节写能力
• 3.3V/2.5V I/O电源（VDDQ）
• 快速时钟到输出时间（133MHz器件为6.5ns）
• 时钟使能（CEN）引脚，可启用时钟并暂停操作
• 同步自定时写操作
• 异步输出使能（OE）
• CY7C1471BV33有JEDEC标准无铅100引脚薄型四方扁平封装（TQFP）、无铅和含铅165球细间距球栅阵列（FBGA）封装；CY7C1473BV33有JEDEC标准无铅100引脚薄型四方扁平封装（TQFP）
• 三个芯片使能（CE1上划线、CE2、CE3上划线），便于简单的深度扩展
• 可使用ZZ模式或CE取消选择实现自动掉电功能
• 符合IEEE 1149.1 JTAG边界扫描标准
• 突发能力——线性或交错突发顺序
• 低待机功耗