CY7C1461KV33-133AXI

CY7C1461KV33/CY7C1463KV33是3.3V、1M×36 / 2M×18的同步直通突发静态随机存取存储器（SRAM），专门设计用于支持无等待状态的无限连续读写操作。该器件配备先进的NoBL逻辑，可在每个时钟周期传输数据的情况下实现连续的读写操作。此特性显著提高了通过SRAM的数据吞吐量，特别是在需要频繁进行写读转换的系统中。所有同步输入通过由时钟上升沿控制的输入寄存器。时钟输入由时钟使能（CEN）信号限定，当该信号无效时，操作暂停并延长前一个时钟周期。从时钟上升沿起的最大访问延迟为6.5 ns（133 MHz器件）。写操作由两个或四个字节写选择（BWX上划线）和一个写使能（WE）输入控制。所有写操作均通过片上同步自定时写电路进行。三个同步芯片使能（CE1上划线、CE2、CE3上划线）和一个异步输出使能（OE上划线）便于进行存储体选择和输出三态控制。为避免总线争用，在写序列的数据部分，输出驱动器同步进入三态。

• No Bus Latency™（NoBL™）架构消除了写周期和读周期之间的死周期
• 支持高达133 MHz的总线操作，零等待状态，每个时钟周期传输数据
• 引脚与ZBT™器件兼容，功能等效
• 内部自定时输出缓冲器控制，无需使用OE
• 用于直通操作的寄存器输入
• 字节写功能
• 3.3 V和2.5 V I/O电源
• 快速的时钟到输出时间（133 MHz器件为6.5 ns）
• 时钟使能（CEN）引脚，用于启用时钟和暂停操作
• 同步自定时写操作
• 异步输出使能
• CY7C1461KV33、CY7C1463KV33采用JEDEC标准无铅100引脚TQFP封装
• 三个芯片使能，便于简单的深度扩展
• 使用ZZ模式或CE取消选择可实现自动掉电功能
• 突发功能 - 线性或交错突发顺序
• 低待机功耗