OMAPL138EZWTD4E

OMAP-L138 C6000 DSP+ARM 处理器是一款低功耗应用处理器，基于ARM926EJ-S 和C674xDSP 内核。与其他TMS320C6000平台DSP 相比，功耗要小很多。 此器件采用双内核架构（包括一个高性能的TMS320C674x DSP 内核和一个ARM926EJ-S 内核），实现了DSP 与精简指令集计算机(RISC) 技术二者优势的完美融合。 ARM926EJ-S 是一款32 位RISC 处理器内核，可执行32 位或16 位指令和处理32 位、16 位或8 位数据。该内核采用流水线结构，因此处理器和存储器系统的所有部件能够连续运行。 ARM9 内核配有协处理器15 (CP15)、保护模块以及具有页表缓冲区的数据和程序存储器管理单元(MMU)。ARM9 内核配有独立的16KB 指令缓存和16KB 数据缓存。这两个缓存均与虚拟索引虚拟标签(VIVT) 4 路相连。ARM9 内核还配有8KB 的RAM（向量表）和64KB 的ROM。 该器件的DSP 内核采用基于2 级缓存的架构。第1 级程序缓存(L1P) 是一个32KB 的直接映射缓存，第1 级数据缓存(L1D) 是一个32KB 的2 路组相连缓存。第2 级程序缓存(L2P) 包含256KB 的存储空间，由程序空间和数据空间共享。L2 存储器可配置为映射存储器、缓存或二者的组合。尽管ARM9 和系统内的其他主机均可访问DSP L2，但还是额外提供了一个128KB 的RAM 共享存储器给其他主机使用，从而避免对DSP 性能产生影响。 对于支持安全功能的器件，TI 的基本安全启动可为用户保护自主知识产权并防止外部实体修改用户开发的算法。该安全启动流程从一个基于硬件的“信任根”开始，确保代码从一个已知安全的位置开始执行。默认情况下会锁定JTAG 端口以防止仿真和调试攻击；不过，在应用开发期间的安全启动过程中可以使能JTAG 端口。启动模块存储在外部非易失性存储器（例如，闪存或EEPROM）中时处于加密状态，在安全启动期间被装载时会进行解密和验证。加密和解密程序会保护用户IP，使用户能够安全地设置系统并使器件采用已知可信任的代码开始运行。 基本安全启动使用SHA-1 或SHA-256 以及AES-128 来验证启动映像。另外，基本安全启动使用AES-128进行启动映像加密。安全启动流程采用多层加密机制，不但可以保护启动过程，而且能够安全地升级启动和应用软件代码。该器件使用1 个128 位的器件专用密钥来保护用户密钥，该128 位密钥由经过NIST-800-22 认证的随机数发生器生成，并且仅对该器件是已知的。当需要更新时，客户可使用密钥创建一个新的加密映像。之后，器件可通过外部接口（例如，以太网）来获取该映像并覆盖现有代码。 外设集包括：1 个具有管理数据输入/输出模块(MDIO) 的10Mbps/100Mbps 以太网介质访问控制器(EMAC)；1 个USB2.0 OTG 接口；1 个USB1.1 OHCI 接口；2 个I2C 总线接口；1 个具有16 个串行器和FIFO 缓冲器的多通道音频串行端口(McASP)；2 个具有FIFO 缓冲器的多通道缓冲串行端口(McBSP)；2个支持多片选的串行外设接口(SPI)；1 个可配置的16 位主机端口接口(HPI)；多达9 组通用输入/输出(GPIO) 引脚（每组包含16 个引脚，每个引脚均支持可编程的中断和事件生成模式，并且支持与其他外设复用）；3 个UART 接口（均支持RTS 和CTS）；2 个增强型高分辨率脉宽调制器(eHRPWM) 外设；3 个32 位增强型捕捉(eCAP) 模块外设（可配置为3 个捕捉输入或3 个APWM 输出）；2 个外部存储器接口（一个是用于慢速存储器或外设的异步SDRAM 外部存储器接口(EMIFA)，另一个是高速DDR2/移动DDR控制器）。 EMAC 为器件和网络之间提供了一个高效接口。无论是在半双工模式还是全双工模式下，EMAC 都支持10Base-T 和100Base-TX 或者10Mbps 和100Mbps。此外，该器件还提供了一个针对PHY 配置的MDIO接口。EMAC 支持MII 和RMII 接口。 串行ATA (SATA) 控制器提供了一个连接至海量数据存储器件的高速接口。SATA 控制器支持SATA I(1.5Gbps) 和SATA II (3.0Gbps)。 通用并行端口(uPP) 提供了一个连接至多种类型的数据转换器、FPGA 或其他并行器件的高速接口。uPP 的两个通道均支持可编程的数据宽度，可编程范围为8 位至16 位。另外，还支持单倍数据速率或双倍数据速率传输以及START、ENABLE 和WAIT 信号，用以控制各类数据转换器。 视频端口接口(VPIF) 提供了灵活的视频I/O 端口。 丰富的外设集提供了控制外设以及与外部处理器进行通信的功能。 该器件配有一套完整的ARM9 和DSP 开发工具。这套工具包括C 语言编译器，用于简化编程和调度过程的DSP 汇编优化器以及用于查看源代码执行的Windows调试器接口。

• 双核SoC– 375MHz 和456MHz ARM926EJ-S精简指令集(RISC) MPU375MHz 和456MHz C674x 定点和浮点超长指令字(VLIW) 数字信号处理器(DSP)
• ARM926EJ-S 内核– 32 位和16 位(Thumb) 指令– DSP 指令扩展– 单周期MAC– ARM Jazelle技术– 嵌入式ICE-RT，用于实时调试
• ARM9存储器架构– 16KB 的指令缓存– 16KB 的数据缓存– 8KB 的RAM（向量表）– 64KB 的ROM
• C674x 指令集特性– C6Zx+ 和 G fx+ ISA 的超集– 高达3648 MIPS 和2746 MFLOPS– 可按字节寻址（8 位、16 位、32 位和64 位数据）– 8 位溢出保护– 位域提取、设定、清空– 正常化、饱和、位计数– 紧凑16 位指令
• C674x 二级缓存架构– 32KB 的L1P 程序RAM/缓存– 32KB 的L1D 数据RAM/缓存– 256KB 的L2 统一映射RAM/缓存– 灵活RAM/缓存分区（L1 和L2）
• 增强型直接存储器访问控制器3 (EDMA3)：– 2 个通道控制器– 3 个传输控制器– 64 个独立DMA 通道– 16 个快速DMA 通道– 可编程传输突发尺寸
• TMS320C674x 浮点VLIW DSP 内核– 具备非对齐支持的Load-Store 架构– 64 个通用寄存器（32 位）– 6 个ALU（32 位和40 位）功能单元– 支持32 位整型，SP（IEEE 单精度/32 位）和DP（IEEE 双精度/64 位）浮点数– 每个时钟支持多达4 次SP 加法，每2 个时钟支持多达4 次DP 加法– 每个周期支持多达2 次浮点数（SP 或DP）倒数逼近(RCPxP) 和平方根倒数逼近(RSQRxP) 运算– 2 个乘法功能单元：– 混合精度IEEE 浮点乘法支持高达：– 每时钟2 次 SP×SP→SP 运算– 每2 个时钟2 次 SP×SP→DP 运算– 每3 个时钟2 次 SP×DP→DP 运算– 每4 个时钟2 次 DP×DP→DP 运算– 定点乘法每个时钟周期支持2 次 32×32 位乘法、4 次16 × 16 位乘法或8 次 8×8 位乘法，而且还支持复杂的乘法– 指令压缩减少代码尺寸– 所有指令所需条件– 取模循环运算的硬件支持– 受保护模式运行– 对于错误检测和程序重定向的额外支持
• 软件支持– TI DSP BIOS– 芯片支持库和DSP 库
• 128KB 的RAM 共享存储器
• 1.8V 或3.3V LVCMOS I/O（USB 和DDR2 接口除外）
• 2 个外部存储器接口：– EMIFA– NOR（8 位宽或16 位宽数据）– NAND（8 位宽或16 位宽数据）– 具有128MB 地址空间的16 位SDRAM– DDR2/移动DDR 存储器控制器，有以下两种选项：– 具有256MB 地址空间的16 位DDR2 SDRAM– 具有256MB 地址空间的16 位mDDRSDRAM
• 3 个可配置的16550 型UART 模块：– 含调制解调器控制信号– 16 字节FIFO– 16x 或13x 过采样选项
• LCD 控制器
• 2 个串行外设接口(SPI)，每个接口都有多个芯片选择
• 2 个多媒体卡(MMC)/安全数字(SD) 卡接口，具有安全数据I/O (SDIO) 接口
• 2 个主/从内部集成电路(I2C Bus)
• 1 个主机端口接口(HPI)，通过16 位宽的多路复用地址和数据总线实现高带宽
• 可编程实时单元子系统(PRUSS)– 2 个独立的可编程实时单元(PRU) 内核– 32 位Load-Store 精简指令集计算机(RISC)架构– 每个内核4KB 的指令RAM– 每个内核512 字节的数据RAM– 可通过软件禁用PRUSS 以实现节能– 除了PRU 内核的正常R31 输出，还会从子系统中导出每个PRU 的寄存器30。– 标准的电源管理机制– 时钟选通– 在一个单一PSC 时钟选通域下的完整子系统– 专用中断控制器– 专用开关中心源
• 具有集成型PHY (USB1) 的USB 1.1 OHCI （主机）
• 具有集成型PHY 的USB 2.0 OTG 端口(USB0)– USB 2.0 高速和全速客户端– USB 2.0 高速、全速和低速主机– 端点0（控制）– 端点1、2、3 和4（控制、批量、中断或ISOC）RX 和TX
• 1 个多通道音频串行端口(McASP)：– 2 个时钟域和16 个串行数据引脚– 支持时分复用(TDM)，I2S，和相似格式– 支持动态互联网技术(DIT)– 用于发送和接收的FIFO 缓冲器
• 2 个多通道缓冲串行端口(McBSP)：– 支持TDM，I2S，和相似格式– AC97 音频编解码器接口– 电信接口（ST 总线，H100）– 128 通道时分复用(TDM)– 用于发送和接收的FIFO 缓冲器
• 10/100Mbps 以太网MAC (EMAC)：– 符合IEEE 802.3 标准– MII 介质独立接口– RMII 简化的介质独立接口– 管理数据I/O (MDIO) 模块
• 视频端口接口(VPIF)：– 2 个8 位SD (BT.656)、单个16 位或单个原始（8 位、10 位和12 位）视频捕捉通道– 2 个8 位SD (BT.656)、单个16 位视频显示通道
• 通用并行端口(uPP)：– 到现场可编门阵列(FPGA) 和数据转换器的高速并行接口– 两个通道的数据宽度为8 位至16 位（包括8 位和16 位）– 单倍数据速率或双倍数据速率传输– 支持具有START、ENABLE 和WAIT（开始、使能和等待）控制的多个接口
• 串行高级技术附件(SATA) 控制器：– 支持SATA I (1.5Gbps) 和SATA II(3.0Gbps)– 支持全部SATA 电源管理特性– 高达32 条的硬件辅助本地命令队列(NCQ)– 支持端口复用器和基于命令的开关
• 具有32kHz 振荡器和独立电源轨的实时时钟(RTC)
• 3 个64 位通用定时器（每一个可配置为2 个32 位定时器）
• 1 个64 位通用定时器或看门狗定时器（可配置为2个32 位定时器）
• 2 个增强的高分辨率脉宽调制器(eHRPWM)：– 具有周期和频率控制的专用16 位时基计数器– 6 个单边沿输出、6 个双边沿对称输出或3 个双边沿非对称输出– 死区生成– 高频载波实现的脉宽调制(PWM) 斩波– 触发区输入
• 3 个32 位增强型捕捉(eCAP) 模块：– 可配置为3 个捕捉输入或3 个辅助脉宽调制器(APWM) 输出– 多达4 个事件时间戳的单脉冲捕捉
• 商业级、扩展级或工业级温度

• 专业或专用移动无线电(PMR)
• 远程射频单元(RRU) 远程无线电头端(RRH)
• 工业自动化
• 验钞
• 生物特征识别
• 机器视觉（低端）
• 智能电网
• 变电站保护
• 工业便携式导航设备