SN65LVDS311YFFR

SN65LVDS311 串行器通过1、2或3个串行输出链路传输27位并行输入数据。该设备的引脚布局经过优化，可与OMAP3630应用处理器接口。该设备从并行CMOS输入接口加载移位寄存器中的24位像素数据和3位控制数据。这些数据由像素时钟PCLK锁存到设备中。除了27位外，设备还添加了一个奇偶校验位和两个保留位，总共30位串行数据。奇偶校验位允许接收器检测单比特错误。实现了奇校验。

串行移位寄存器通过1、2或3个串行输出以30倍、15倍或10倍于像素时钟数据速率上传。一个像素时钟的副本被输出到额外的差分输出上。串行数据与时钟通过Sub低电压差分信号（SubLVDS）线路传输。SN65LVDS311支持三种电源模式（关闭、待机和活动），以节省电力。

在传输时，PLL锁定到输入的像素时钟PCLK，并生成内部高速时钟，其线速率为数据线的速率。并行数据在PCLK的上升沿被锁存。序列化数据在串行输出D0、D1、D2上呈现，同时由内部高速时钟生成的像素时钟PCLK副本在CLK输出端输出。如果输入时钟PCLK停止，设备将进入待机模式以节省电力。

两条链路选择线LS0和LS1控制使用1、2或3条串行链路。TXEN输入可用于使SN65LVDS311进入关闭模式。如果输入时钟PCLK停止，SN65LVDS311会进入主动待机模式。这可以在不需要控制外部引脚的情况下最小化功耗。SN65LVDS311的工作环境温度范围为-40°C至85°C。所有CMOS输入均提供故障保护功能，以防止上电期间输入损坏，并避免上电时电流流入设备输入端。

• 2.8x2.8毫米封装尺寸
• 1.8V输入信号摆幅
• 通过1、2或3条差分线传输24位RGB数据、3个控制位、1个奇偶校验位和2个保留位
• SubLVDS差分电压电平
• 三种节能工作模式：
  • 活动模式QVGA 17.4mW（典型值）
  • 活动模式VGA 28.8mW（典型值）
  • 关断模式≈0.5μA（典型值）
  • 待机模式≈0.5μA（典型值）
• ESD耐压>3kV（HBM）
• 像素时钟范围4MHz–65MHz
• 所有CMOS输入的故障保护
• 典型应用：相机、嵌入式计算机

• 相机
• 嵌入式计算机