SN74LVT8980ADWR

LVT8980A嵌入式测试总线控制器eTBC属于可测试性集成电路产品，支持IEEE Std 1149.1-1990边界扫描，可简化复杂电路组件的测试工作，其功能是在嵌入式主机微处理器/微控制器的命令下，控制IEEE Std 1149.1（JTAG）测试访问端口TAP，可在板级和系统级支持嵌入式内置测试、仿真以及配置维护功能。该器件可输出支持四线或五线IEEE Std 1149.1串行测试总线所需的全部TAP信号，所有信号可直接连接到对应的目标IEEE Std 1149.1器件，无需额外逻辑或缓冲；也可通过流水线连接到远距离的目标IEEE Std 1149.1器件，可适配最高15个TCK周期的重计时延迟，可自动处理所有相关串行数据调整。该器件可作为微处理器/微控制器主机的简单8位存储器或I/O映射外设工作，通过包含8位数据总线和3位地址总线的通用主机接口传输高级命令和并行数据，实现的读写选择选通信号可让关键主机接口时序独立于CLKIN周期，当器件无法立即响应请求的读写操作时，可提供异步就绪RDY指示，延迟主机读写周期或向其中插入等待状态。主机可发送高级命令，让器件生成所需的TMS序列，实现测试总线状态切换、目标器件测试寄存器的指令或数据扫描、运行测试空闲TAP状态的指令执行，可对32位计数器编程，实现预设数量的扫描或执行周期。扫描操作中，TDI输入的串行数据会被传输到4×8位串入并出先入先出FIFO读缓冲，主机可每次读取8位获取返回串行数据流；待从TDO输出的串行数据由主机每次写入8位到4×8位并入串出FIFO写缓冲。该器件支持多种附加扫描命令，还支持两种回环模式，允许主机监控器件输出的TDO或TMS数据流。器件具备灵活的时钟架构，可选择自由运行模式、门控模式，还可对TCK从CLKIN分频，还支持分立模式，让TAP完全由主机的读写周期控制，可适配几乎所有IEEE Std 1149.1目标器件或器件链，包括不完全符合标准的器件。器件多数操作同步于CLKIN，提供测试输出使能TOE用于TAP输出的控制，提供复位RST输入用于器件的硬件复位，测试输出使能可禁用器件，让外部控制器控制对应的IEEE Std 1149.1测试总线。可用型号封装包括SN54LVT8980A JT封装、SN54LVT8980A FK封装、SN74LVT8980A DW封装，引脚无内部连接标记为NC。

• 支持IEEE Std 1149.1-1990 JTAG测试访问端口与边界扫描架构，可提供板级和系统级的测试维护功能
• 3.3V供电时，TAP接口完全兼容5V电压，可适配5V和3.3V IEEE Std 1149.1目标器件
• 通过8位异步读写数据总线即可简单连接低成本3.3V微处理器/微控制器
• 通过扫描级命令集和智能TAP控制实现便捷编程
• 可透明生成对应协议，支持多分支TAP配置
• 灵活的TCK发生器提供可编程分频、门控TCK、自由运行TCK三种工作模式
• 分立TAP控制模式可为不符合标准的目标器件生成任意TMS/TDI序列
• 可编程32位测试周期计数器，可支持几乎无限长度的扫描与测试
• 可适配最高15个TCK周期的目标重定时流水线延迟
• 测试输出使能TOE支持外部控制TAP信号
• TAP端口具备高驱动输出，IOH为-32mA，IOL为64mA，支持背板接口与高扇出设计
• 内置4×8位读FIFO缓冲与4×8位写FIFO缓冲
• 支持输入扫描、输出扫描、循环扫描多种扫描模式，还支持两种回环模式

• 复杂电路组件的测试工作
• 板级与系统级的嵌入式测试、内置测试、仿真、配置与维护
• IEEE Std 1149.1标准及非完全符合标准的目标器件或器件链测试应用