嘉立创上市
购物车0
SN74LVT8996DWR引脚图
  • 引脚图
  • 焊盘图

温馨提醒:图片仅供参考,商品以实物为准

SN74LVT8996DWR

SN74LVT8996DWR

描述
SN74LVT8996 3.3V ABT 10 位可寻址扫描端口、多点可寻址 IEEE 标准 1149.1 (JTAG) TAP 收发器
品牌名称
TI(德州仪器)
商品型号
SN74LVT8996DWR
商品编号
C2676671
商品封装
SOIC-24-300mil​
包装方式
编带
商品毛重
0.001克(g)

商品参数

暂无内容图标

参数完善中

商品概述

LVT8996 10位可寻址扫描端口(ASP)是德州仪器SCOPE™可测试性集成电路系列的成员。该器件系列支持IEEE Std 1149.1-1990边界扫描,用于简化复杂电路组件的测试。与大多数SCOPE™器件不同,ASP本身并非边界扫描器件,它将TI的可寻址阴影端口技术应用于IEEE Std 1149.1-1990 (JTAG) 测试访问端口 (TAP),将扫描访问扩展到板级以上。本器件专为3.3 V VCC低电压工作设计,同时具备与5 V主控制器和/或目标器件接口的能力。从概念上来说,ASP是一款简单的开关,可将一组多分支主TAP信号直接连接到一组从TAP信号,例如用于将背板TAP信号连接到板级TAP。ASP提供这两个接口所需的全部信号缓冲。当主TAP和从TAP连接时,仅引入中等传播延迟,不插入存储/重定时单元。这最大限度减少了系统内使用时对板级测试向量重新格式化的需求。ASP的大多数操作与主测试时钟(PTCK)输入同步。PTCK始终直接缓冲输出到从测试时钟(STCK)输出。器件上电后,ASP默认处于主TAP与从TAP断开连接的状态(旁路信号的使用情况除外,见下文)。该复位状态也可通过主测试复位(PTRST)输入置位或通过阴影协议进入。PTRST始终直接缓冲输出到从测试复位(STRST)输出,确保ASP及其关联的从TAP可同时复位。当连接时,主测试数据输入(PTDI)和主测试模式选择(PTMS)输入分别缓冲输出到从测试数据输出(STDO)和从测试模式选择(STMS)输出,而从测试数据输入(STDI)缓冲输出到主测试数据输出(PTDO)。当断开连接时,STDO和PTDO均处于高阻抗,阴影协议应答期间除外。从TAP断开后,STMS保持其最后输出的低电平或高电平,使从TAP可保持在最后稳定状态。ASP复位后,STMS为高电平,使从TAP可同步复位到测试逻辑复位状态。在系统中,主从TAP连接基于在PTDI接收、PTDO应答的阴影协议。

商品特性

  • 属于德州仪器支持IEEE Std 1149.1-1990 (JTAG) 测试访问端口 (TAP) 和边界扫描架构的可测试性产品系列
  • 将扫描访问从板级扩展到更高级别的系统集成
  • 支持在系统环境中复用低级(芯片/板级)测试
  • 3.3 V供电时,主TAP和从TAP均完全支持5 V容差,可对接5 V和/或3.3 V主控制器与目标器件
  • 开关架构允许主TAP直接连接从TAP
  • 主TAP支持多分支,可最大程度减少背板布线通道占用
  • 阴影协议可在测试逻辑复位、运行测试/空闲、Pause-DR、Pause-IR任意TAP状态下进行,支持板间测试和内置自测试
  • 简单寻址(阴影)协议在主TAP完成接收与应答
  • 10位地址空间最多支持1021个用户自定义板地址
  • 旁路(BYP)引脚可无需使用阴影协议,强制建立主从连接
  • 连接(CON)引脚可提供主从连接状态指示
  • 高驱动输出(-32 mA IOH,64 mA IOL)支持主侧背板接口和从侧高扇出
  • 闩锁性能超过JESD 78 II类规范的100 mA要求
  • ESD保护超过JESD 22规范要求
  • 2000 V 人体模型(A114-A)
  • 200 V 机器模型(A115-A)
  • 1000 V 充电器件模型(C101)
  • 提供多种封装选项,包括塑料小外形(DW)、薄收缩小外形(PW)封装、陶瓷芯片载体(FK)和陶瓷DIP(JT)