IS42S16160D-75EBLI

ISSI的256Mb同步动态随机存取存储器（SDRAM）采用流水线架构实现高速数据传输。所有输入和输出信号均参考时钟输入的上升沿。该256Mb SDRAM内部配置为具有同步接口的四存储体DRAM，每个67,108,864位的存储体可组织为8,192行×512列×16位或8,192行×1,024列×8位。它包括自动刷新模式和节能掉电模式，所有信号在时钟信号CLK的正边沿进行寄存，所有输入和输出均与LVTTL兼容。该SDRAM能够以高数据速率同步突发数据，具有自动列地址生成功能，可在内部存储体之间进行交错以隐藏预充电时间，并能在突发访问期间的每个时钟周期随机更改列地址。启用自动预充电功能时，可在突发序列结束时启动自定时行预充电。预充电一个存储体同时访问其他三个存储体之一可隐藏预充电周期，实现无缝、高速、随机访问操作。SDRAM的读写访问以突发方式进行，从选定位置开始，并按编程顺序连续访问编程数量的位置。激活命令的寄存开始访问，随后是读或写命令。激活命令与寄存的地址位一起用于选择要访问的存储体和行，读或写命令与寄存的地址位一起用于选择突发访问的起始列位置。可编程的读写突发长度包括1、2、4和8个位置或整页，并具有突发终止选项。

• 时钟频率：166、143 MHz
• 完全同步；所有信号参考正时钟边沿
• 内部存储体用于隐藏行访问/预充电
• 单电源：3.3 V ± 0.3 V，LVTTL接口
• 可编程突发长度 - （1、2、4、8、整页）
• 可编程突发序列：顺序/交错
• 自动刷新（CBR）
• 自刷新
• 每16 ms（A2级）或64 ms（商业级、工业级、A1级）进行8K次刷新周期
• 每个时钟周期随机列地址
• 可编程CAS（上划线）延迟（2、3个时钟）
• 突发读写和突发读/单写操作能力
• 通过突发停止和预充电命令终止突发