S70FL01GSAGBHEC13

本文件包含S70FL01GS器件的相关信息，该器件是由两个S25FL512S芯片组成的双芯片堆叠。如需详细规格，请参考受影响文档/相关文档表中提供的分立芯片数据手册。

• CMOS 3.0V核心
• 带有多I/O的串行外设接口（SPI）
  • SPI时钟极性和相位模式0和3
  • 双倍数据速率（DDR）选项
  • 扩展寻址：32位地址
  • 串行命令集和引脚布局与S25FL - A、S25FL - K和S25FL - P SPI系列兼容
  • 多I/O命令集和引脚布局与S25FL - P SPI系列兼容
• 读取命令
  • 普通、快速、双倍、四倍、快速DDR、双倍DDR、四倍DDR
  • 自动启动 - 上电或复位后，在预选地址自动执行普通或四倍读取命令
  • 通用闪存接口（CFI）数据用于配置信息
• 编程（1.5 Mbytes/s）
  • 512字节页编程缓冲区
  • 适用于慢时钟系统的四倍输入页编程（QPP）
• 擦除（0.5 Mbytes/s）
  • 统一的256千字节扇区
  • 循环耐久性：最少100次编程 - 擦除循环
  • 数据保留：最少20年数据保留
• 安全特性
  • 2048字节的一次性可编程（OTP）阵列
  • 块保护
    • 状态寄存器位，用于控制对连续扇区范围的编程或擦除保护
    • 硬件和软件控制选项
    • 高级扇区保护（ASP）
    • 由引导代码或密码控制的单个扇区保护
• Cypress 65nm MirrorBit技术，采用Eclipse架构
• 核心电源电压：2.7V ~ 3.6V
• 温度范围/等级：-55°C ~ +125°C
• 封装
  • 16引脚SOIC（300密耳）
  • BGA - 24，8×6mm
  • 5×5焊球（ZSA024）引脚布局