AS4C8M32MD2A-25BCNTR

AS4C8M32MD2A LPDDR2 SDRAM是一款高速CMOS动态随机存取存储器，包含268,435,456位。它内部配置为4个存储体，每个存储体有2,097,152个32位字。该器件在命令/地址（CA）总线上采用双倍数据速率架构，以减少系统中的输入引脚数量。10位CA总线包含命令、地址和存储体/行缓冲信息。每个命令使用一个时钟周期，在此期间，命令信息在时钟的上升沿和下降沿传输。LPDDR2还在DQ引脚上采用双倍数据速率架构，以实现高速操作。双倍数据速率架构本质上是一种4n预取架构，其接口设计为在每个时钟周期在I/O引脚的每个DQ上传输两个数据位。对LPDDR2的单次读写访问实际上包括在内部SDRAM/NVM核心进行一次4n位宽、一个时钟周期的数据传输，以及在I/O引脚进行四次相应的n位宽、半个时钟周期的数据传输。对LPDDR2的读写访问是面向突发的；访问从选定位置开始，并按编程顺序继续访问编程数量的位置。

• 快速时钟速率：400 MHz
• 差分时钟输入CK/CK#
• 符合JEDEC标准
• 四位预取DDR架构
• 四个内部存储体，每个存储体为2 M × 32位
• 命令、地址和数据总线采用双倍数据速率架构
• 每个数据字节的双向/差分数据选通DQS/DQS#
• 可编程模式寄存器
• 读写延迟（RL/WL）
• 突发长度：4、8或16
• 部分阵列自刷新（PASR）
• 自动温度补偿自刷新（Auto TCSR）
• 自动刷新和自刷新
• 深度掉电
• 每32ms进行4096次刷新周期
• 电源：
  • VDD1 = 1.8 V (1.7 V ~ 1.95 V)
  • VDD2 = 1.2 V (1.14 V ~ 1.3 V)
  • VDDCA / VDDQ = 1.2 V (1.14 V ~ 1.3 V)
• 接口：HSUL_12
• 工作温度：TC = -25 ~ 85°C
• 封装：134球10 × 11.5 × 1.0 mm（最大）FBGA
• 无铅无卤