IS43TR16256BL-125KBL

DDR3 SDRAM上电和初始化需要以下步骤：1. 上电（建议将RESET#保持在0.2×VDD以下；所有其他输入可以未定义）。RESET#需要在稳定电源下保持至少200微秒。在RESET#释放之前的任何时间将CKE拉低（最短时间10纳秒）。电源电压从300mV到VDD(min)的上升时间不得超过200ms；并且在上升期间，VDD > VDDQ且(VDD - VDDQ) < 0.3伏。VDD和VDDQ由单个电源转换器输出驱动，并且除VDD、VDDQ、VSS、VSSQ之外的所有引脚的电压电平必须在一侧小于或等于VDDQ和VDD，在另一侧必须大于或等于VSSQ和VSS。此外，电源上升完成后，VTT最大限制为0.95V，并且Vref跟踪VDDQ/2。或者，在VDDQ之前或同时施加VDD且无斜率反转；在VTT和Vref之前或同时施加VDDQ且无斜率反转；除VDD、VDDQ、VSS、VSSQ之外的所有引脚的电压电平必须在一侧小于或等于VDDQ和VDD，在另一侧必须大于或等于VSSQ和VSS。2. RESET#释放后，等待另外500微秒直到CKE变为有效。在此期间，DRAM将开始内部状态初始化；这将独立于外部时钟完成。3. 时钟(CK, CK#)需要在CKE变为有效之前启动并稳定至少10纳秒或5个tCK（取较大值）。由于CKE是同步信号，必须满足相对于时钟的建立时间(tIS)。此外，在CKE变为有效之前，必须注册一个NOP或取消选择命令（具有相对于时钟的tIS建立时间）。一旦复位后CKE被注册为高电平，CKE需要持续注册为高电平，直到初始化序列完成，包括tDLLK和tZQinit到期。4. 只要RESET#被置位，DDR3 SDRAM就将其片内端接保持在高阻抗状态。此外，RESET#释放后，SDRAM将其片内端接保持在高阻抗状态，直到CKE被注册为高电平。ODT输入信号在CKE被注册为高电平之前的tIS时间内可以处于未定义状态。

• 标准电压：VDD和VDDQ = 1.5V ± 0.075V
• 低电压(L)：VDD和VDDQ = 1.35V + 0.1V， -0.067V，向后兼容1.5V
• 高速数据传输速率，系统频率高达1066 MHz
• 8个内部存储体用于并发操作
• 8n位预取架构
• 可编程CAS延迟
• 可编程附加延迟：0、CL - 1、CL - 2
• 基于tCK的可编程CAS写延迟(CWL)
• 可编程突发长度：4和8
• 可编程突发序列：顺序或交错
• 动态突发长度切换
• 自动自刷新(ASR)
• 自刷新温度(SRT)
• 刷新间隔：7.8 μs（8192周期/64 ms），Tc = -40°C到85°C；3.9 μs（8192周期/32 ms），Tc = 85°C到105°C；1.95 μs（8192周期/16 ms），Tc = 105°C到115°C；0.97 μs（8192周期/8 ms），Tc = 115°C到125°C
• 配置：512Mx8、256Mx16
• 绿色封装：x16采用96球BGA（9mm x 13mm）；x8采用78球BGA（8mm x 10.5mm）
• 部分阵列自刷新
• 异步复位引脚
• 支持TDQS（端接数据选通）（仅x8）
• OCD（片外驱动器阻抗调整）
• 动态ODT（片上端接）
• 驱动器强度：RZQ/7、RZQ/6（RZQ = 240 Ω）
• 写校准
• 在DLL关闭模式下高达200MHz
• 工作温度：商业级（Tc = 0°C到 +95°C）；工业级（Tc = -40°C到 +95°C）；汽车级，A1（Tc = -40°C到 +95°C）；汽车级，A2（Tc = -40°C到 +105°C）；汽车级，A25（Tc = -40°C到 +115°C）；汽车级，A3（Tc = -40°C到 +125°C）