SN74LVTH652DW

这些总线收发器和寄存器专为3.3-V VCC的低压工作设计，同时具备向5-V系统环境提供TTL接口的能力。LVTH652器件由总线收发器电路、D型触发器和控制电路组成，排列方式支持从数据总线直接或从内部存储寄存器进行多路复用数据传输。输出使能（OEAB和OEBA）输入可用于控制收发器功能，选择控制（SAB和SBA）输入可用于选择传输实时数据还是存储数据。选择控制所用电路消除了多路复用器在实时数据和存储数据切换期间出现的典型解码毛刺。低电平输入选择实时数据，高电平输入选择存储数据。A总线或B总线上的数据（或两者）可通过对应时钟（CLKAB或CLKBA）输入的低到高跳变存储在内部D型触发器中，与选择控制引脚或使能控制引脚无关。当SAB和SBA处于实时传输模式时，通过同时使能OEAB和OEBA，可在不使用内部D型触发器的情况下存储数据。在该配置下，每个输出增强其输入；因此，当两组总线的所有其他数据源都处于高阻抗状态时，每组总线保持其最后状态。有源总线保持电路可将未使用或浮动的数据输入保持在有效逻辑电平。不建议在总线保持电路中使用上拉或下拉电阻。当VCC在0 V到1.5 V之间时，器件在上电或掉电期间处于高阻抗状态。然而，为了确保1.5 V以上的高阻抗状态，OE应通过上拉电阻连接到VCC，OE应通过下拉电阻连接到GND；电阻的最小值由驱动器的灌电流/拉电流能力决定。该器件使用Ioff和上电三态功能，针对热插应用进行了完整规格定义。Ioff电路禁用输出，可防止器件掉电时产生破坏性的回流电流。上电三态电路在上电和掉电期间将输出置于高阻抗状态，可防止驱动器冲突。数据输出功能可通过OEAB或OEBA的各种电平组合启用或禁用。数据输入功能始终处于启用状态，也就是说，总线端子上的数据会在时钟输入每次从低到高跳变时存储。选择控制为低电平时，时钟可同时动作；选择控制为高电平时，时钟必须错开以加载两个寄存器。

• 支持混合模式信号操作（5-V输入输出电压，搭配3.3-V VCC）
• 支持电压低至2.7 V的非稳压电池工作
• 数据输入带有总线保持，无需外部上拉/下拉电阻
• 闩锁性能超过JESD 17规定的500 mA要求
• ESD保护性能超过JESD 22标准
• 满足2000-V人体模型（A114-A）要求
• 满足200-V机器模型（A115-A）要求
• Ioff和上电三态支持热插应用

• 热插应用