SN65LVDS93ADGG

SN65LVDS93A LVDS SerDes（串行器/解串器）发送器在单个集成电路中包含4个7位并行负载串行输出移位寄存器、1个7时钟合成器以及5个低电压差动信号(LVDS)驱动器。借助这些功能，可以通过5个平衡对导体同步传输28位单端LVTTL数据并由兼容的接收器（如SN65LVDS94）进行接收。 发送数据时，数据位D0至D27会在输入时钟信号(CLKIN)边沿全部加载到寄存器中。可通过时钟选择(CLKSEL)引脚来选择时钟的上升沿或下降沿。CLKIN的频率会实现比率为7的倍增，然后用于以串行方式以7位时间片解除数据寄存器的负载。接着会将4个串行数据流和锁相时钟(CLKOUT)输出至LVDS输出驱动器。CLKOUT的频率与输入时钟(CLKIN)相同。 SN65LVDS93A器件无需外部组件，只需很少控制，甚至无需控制。发送器输入端的数据总线与接收器输出端的数据总线相同，数据传输对于用户而言是透明的。用户唯一能够干预的是选择时钟上升沿（向CLKSEL输入高电平）或下降沿（向CLKSEL输入低电平），以及能够使用关断/清零(SHTDN)信号。SHTDN是一个低电平有效输入，可禁用时钟并关断LVDS输出驱动器，从而降低功耗。如果该信号为低电平，则可以清除所有内部寄存器（处于低电平）。 SN65LVDS93A在环境空气中的工作温度范围为 -40°C至85°C。 FlatLink™ is an LVDS SerDes data transmission system. The SN65LVDS93A takes in three (or four) data words each containing seven single - ended data bits, and converts this to an LVDS serial output. Each serial output runs at seven times that of the parallel data rate. The deserializer (receiver) device operates in the reverse manner. The three (or four) LVDS serial inputs are transformed back to the original 7 - bit parallel single - ended data. FlatLink devices are available in 21:3 or 28:4 SerDes ratios. • The 21 - bit devices are designed for 6 - bit RGB video for a total of 18 bits in addition to 3 extra bits for horizontal synchronization, vertical synchronization, and data enable. • The 28 - bit devices are intended for 8 - bit RGB video applications. Again, the extra 4 bits are for horizontal synchronization, vertical synchronization, data enable, and the remaining is the reserved bit. These 28 - bit devices can also be used in

• -40°C至85°C的工业温度范围LVDS显示Serdes接口，可直接连接至具有集成LVDS的LCD显示面板
• 封装选项：4.5mm×7mm BGA和8.1mm×14mm TSSOP
• 1.8V至3.3V耐压数据输入，可直接连接至低功耗、低压应用和图形处理器
• 传输速率高达135Mpps（百万像素/秒）；像素时钟频率范围为10MHz至135MHz
• 适合HVGA到高清(HD)范围内的显示分辨率，并且电磁干扰(EMI)较低
• 通过3.3V单电源供电运行，75MHz频率下的功耗为170mW（典型值）
• 28个数据通道和时钟输入低压TTL至4个数据通道和时钟输出低压差分
• 禁用时的功耗不到1mW
• 可选择上升或下降时钟沿触发输入
• ESD：5kV HBM
• 支持扩频时钟(SSC)
• 兼容所有OMAP™2x、OMAP3x和DaVinci™应用处理器

• LCD显示面板驱动器
• UMPC和上网本
• 数码相框