IS45S16160J-6BLA1

ISSI的256Mb同步DRAM采用流水线架构实现高速数据传输。所有输入和输出信号参考时钟输入的上升沿。256Mb SDRAM组织如下。

256Mb SDRAM是一种高速CMOS动态随机存取存储器，设计用于在3.3V Vdd和3.3V Vddq存储器系统中运行，包含268,435,456位。内部配置为具有同步接口的四组存储器。每个67,108,864位存储器组组织为8,192行x 512列x 16位或8,192行x 1,024列x 8位。

256Mb SDRAM包括自动刷新模式和省电的关机模式。所有信号在时钟信号CLK的上升沿被寄存。所有输入和输出均与LVTTL兼容。

256Mb SDRAM具有以高速数据速率同步突发传输数据的能力，具有自动列地址生成能力，能够交错于内部存储器组以隐藏预充电时间，以及在突发访问期间每个时钟周期内随机更改列地址的能力。

启用自动预充电功能后，可在突发序列结束时提供自定时行预充电。在访问其中三个存储器组之一的同时预充电一个存储器组，将隐藏预充电周期并提供无缝、高速、随机访问操作。

SDRAM读写访问是面向突发的，从选定的位置开始，并以编程的顺序继续访问编程数量的位置。注册一个ACTIVE命令开始访问，然后是READ或WRITE命令。ACTIVE命令与注册的地址位一起用于选择要访问的存储器组和行（BA0、BA1选择存储器组；A0-A12选择行）。READ或WRITE命令与注册的地址位一起用于选择突发访问的起始列位置。

可编程的READ或WRITE突发长度包括1、2、4和8个位置或整页，并具有突发终止选项。