CH563L

CH563 系列单片机是32 位RISC 精简指令集CPU，指令集兼容ARMv5TE，支持16 位Thumb 指令和增强DSP 指令。默认系统主频为100MHZ，最高可达130MHZ。高度集成的外设以及高性能，使其可以广泛的应用于各种嵌入式应用。 CH563 的外设组件包含最高224K 的FLASH 闪存、64K 的SRAM、28K 的DataFlash、百兆以太网、高速/全速USB 主机/从机接口、2 个SPI 接口、2 个UART 接口、3 通道10 位ADC、4 个通用定时器、8 位被动并行接口、8/16/32 位Intel 时序的总线接口、在系统编程ISP 接口和多达74 个通用I/O 管脚。

• 内核：32 位RISC 指令集CPU，兼容ARM V5TE 指令集，支持16 位Thumb 指令和增强DSP 指令，默认系统主频为100MHZ。
• FLASH 和RAM：CH563 片内FLASH 最高为224K，用于保存程序代码，支持写保护。FLASH 闪存拥有10 万次擦写、20 年保存能力，支持ICP/ISP 升级。片内SRAM 共64K，用于数据缓冲。
• DataFlash：片内DataFlash 共28K，用于保存非易失性数据。
• 以太网：内置MAC 和基于DSP 的10/100Base-TX 快速Ethernet 收发器(PHY)，支持10/100Mbps 双绞线网络通讯，兼容IEEE 802.3，802.3u 和FDDI-TP-PMD，支持Wake-On-LAN 功能，收发各独立的2K 字节FIFO，支持DMA。每颗芯片都内置IEEE 分配的唯一MAC 地址。
• USB：内置高速USB 收发器(PHY)和USB 控制器，支持USB 2.0，兼容EHCI，支持主/从模式，支持高速/全速/低速传输，独立的2K + 64 字节FIFO，支持DMA。
• SPI：2 组SPI 控制器SPI0、SPI1，速度可调，最高可达系统频率SCLK 的一半约50MHZ，支持输入输出单工复用。SPI0 支持Master/Slave 主从模式，32 级FIFO，支持DMA；SPI1 只支持主机模式，16 级FIFO。
• UART：2 组兼容16C550 的异步串口UART，速度可调，最高达系统主频SCLK 的八分之一约16Mbps，一组支持全部Modem 信号，16 级FIFO；另一组只支持CTS 和RTS，但支持9 位串口模式下总线地址自动比较和SIR 之IrDA 编解码，32 级FIFO。
• ADC：CH563 最多支持3 通道10 位A/D 转换器，采样率可调，最高达每秒1M 次，8 级FIFO，支持设定参考值在到达后触发中断，支持两通道自动轮测，可用软件对信号进行算法解码，支持DMA。
• TIMER：4 组28 位定时器，支持输入信号宽度采样/信号捕捉（高/低/翻转），支持PWM 输出，8 级FIFO，其中3 组支持DMA。
• 被动并口：提供1 个Intel 时序的8 位被动并口，方便与外部系统进行数据通信。
• 总线接口：提供1 个Intel 时序的总线接口，支持8 位、16 位、32 位数据读写，读写宽度可调。
• 低功耗睡眠：支持低功耗睡眠方式，支持部分GPIO 等外部唤醒。
• 芯片ID 号：每个芯片具有64bit 唯一的ID 识别号，便于通讯识别或者数据加密。
• GPIO：LQFP128 封装提供多达74 个GPIO 引脚，部分引脚支持上拉电阻、下拉电阻、施密斯输入、两种驱动能力，部分引脚支持电平或者边沿中断。
• 电源：CPU 操作电压范围：1.65 -- 1.95V (1.8V ±10%)；IO 操作电压范围：3.0 -- 3.6V (3.3V ±10%)，部分I/O 口可承受5V 电压。