MC100LVEP14DTG

MC100LVEP14是一款低偏斜的1对5差分驱动器，专为时钟分配而设计，通过输入多路复用器接收两个时钟源。ECL/PECL输入信号可以是差分信号，也可以是单端信号（若使用VBB输出）。当LVEP14在PECL条件下工作时，可使用HSTL输入。 LVEP14特别保证了低的输出间偏斜。优化的设计、布局和工艺可将器件内部以及器件之间的偏斜降至最低。 为确保实现严格的偏斜规格，即使仅使用一个输出，任何差分输出的两端都需要同样端接至50 Ω。如果某对输出未使用，两个输出可以悬空（不端接），而不会影响偏斜。 公共使能（EN）是同步的，输出在低电平状态下使能/禁用。这避免了在使能/禁用器件时可能因异步控制而产生的时钟脉冲异常。内部触发器在输入时钟的下降沿触发；因此，所有相关的规格限制均参考时钟输入的负沿。 与大多数其他ECL器件一样，MC100LVEP14可以在PECL模式下由正VCC电源供电。这使得LVEP14可用于+3.3 V或+2.5 V系统中的高性能时钟分配。在PECL模式下，单端CLK输入引脚的操作限于VCC ≥ 3.0 V；在NECL模式下，限于VEE ≤ -3.0 V。设计人员可利用LVEP14的性能，在背板或电路板上分配低偏斜时钟。

• 器件间偏斜100 ps
• 器件内偏斜25 ps
• 典型传播延迟400 ps
• 典型最大频率 >2 GHz
• 100系列具备温度补偿功能
• PECL和HSTL模式：VCC = 2.375 V至3.8 V，VEE = 0 V
• NECL模式：VCC = 0 V，VEE = -2.375 V至 -3.8 V
• 兼容LVDS输入
• 输入开路默认状态
• 这些器件无铅且符合RoHS标准