- 引脚图
- 焊盘图
温馨提醒：图片仅供参考，商品以实物为准
GS8342TT20BGD-500I
GS8342TT20BGD-500I
- 品牌名称
- 广船国际技术
- 商品型号
- GS8342TT20BGD-500I
- 商品编号
- C6627726
- 商品封装
- FPBGA-165(13x15)
- 包装方式
- 托盘
- 商品毛重
- 1克(g)
商品参数
| 属性 | 参数值 | |
|---|---|---|
| 商品目录 | 静态随机存取存储器(SRAM) |
| 属性 | 参数值 | |
|---|---|---|
| 功能特性 | 边界扫描(JTAG)功能；内置延迟锁定环 |
商品概述
GS8342TT06/11/20/38BD符合通用I/O同步SRAM的SigmaDDR-II+ SRAM引脚标准，是37,748,736位（36Mb）的SRAM。它们是低功耗、低电压HSTL I/O SRAM系列的一部分，旨在以实现经济高效的高性能网络系统所需的速度运行。SigmaDDR-II+ SRAM是同步设备，采用两个输入寄存器时钟输入K和K（上划线）。每个内部读写操作比设备I/O总线宽两倍。输入数据总线解复用器用于在将传入数据同时写入内存阵列之前进行累积，输出数据复用器用于捕获从单个内存阵列读取产生的数据并将其路由到适当的输出驱动器。SigmaDDR-II+ SRAM接口和真值表针对突发读写进行了优化，适用于读主导或块传输应用。
商品特性
- 2.5时钟延迟
- 同步读写SigmaDDR接口
- JEDEC标准引脚排列和封装
- 双数据率接口
- 字节写入控制在数据输入时采样
- 突发长度为2的读写操作
- 数据(D)、字节写入(BW)和时钟(K, K)输入上的双范围片上终端(ODT)
- 1.8V ±100mV核心电源供应
- 1.5V或1.8V HSTL接口
- 流水线读操作
- 完全一致的读写流水线
- 用于可编程输出驱动强度的ZQ引脚
- 数据有效引脚(QVLD)支持
- 符合IEEE 1149.1 JTAG标准的边界扫描
- 165凸点，13mm × 15mm，1mm凸点间距BGA封装
- 符合RoHS标准的165凸点BGA封装可用