TMS320C6674ACYP

TMS320C6674 DSP 是基于 TI 的 KeyStone 多核架构的高性能定点/浮点 DSP。该设备集成了新型创新的 C66X DSP 核心，可以以高达 1.25 GHz 的核心速度运行。对于广泛的开发应用，如关键任务系统、医疗成像、测试和自动化以及其他需要高性能的应用，TI 的 TMS320C6674 DSP 提供了 5 GHz 的累计 DSP 性能，并实现了一个高效且易于使用的平台。此外，它完全向后兼容所有现有的 C6000 系列定点和浮点 DSP。

TI 的 KeyStone 架构提供了一个可编程平台，集成了各种子系统（C66X 核心、存储子系统、外设和加速器），并使用多种创新组件和技术来最大化设备内部和设备之间的通信，使各种 DSP 资源能够高效无缝地运行。该架构的核心组件包括多核导航器，允许在各个设备组件之间进行高效的数据管理。TeraNet 是一种无阻塞交换结构，支持快速且无竞争的内部数据移动。多核共享内存控制器允许直接访问共享内存和外部内存，而无需占用交换结构容量。

对于定点使用，C66X 核心具有 C64X+ 核心四倍的乘累加 (MAC) 能力。此外，C66X 核心集成了浮点运算能力，每个核心的原始计算性能达到行业领先的 40 GMACS/核心和 20 GFLOPS/核心（1.25 GHz 运行频率）。它可以每周期执行 8 个单精度浮点 MAC 操作，并可以执行双精度和混合精度操作，符合 IEEE754 标准。C66X 核心集成了 90 条新指令（相比 C64X+ 核心），针对浮点和向量数学处理进行了优化。这些增强功能在信号处理、数学和图像采集功能中常用的 DSP 内核上带来了显著的性能改进。C66X 核心与 TI 上一代 C6000 定点和浮点 DSP 核心向后代码兼容，确保了软件的可移植性，并缩短了迁移到更快硬件的应用程序的软件开发周期。

C6674 DSP 集成了大量的片上内存。除了 32KB 的 L1 程序和数据缓存外，每个核心还有 512KB 的专用内存，可以配置为映射 RAM 或缓存。该设备还集成了 4096KB 的多核共享内存，可以用作共享 L2 SRAM 和/或共享 L3 SRAM。所有 L2 内存都包含错误检测和错误校正功能。为了快速访问外部内存，该设备包括一个 64 位 DDR-3 外部内存接口 (EMIF)，运行频率为 1600 MHz，并支持 ECC DRAM。

该系列支持多种高速标准接口，包括 RapidIO ver 2、PCI EXpress Gen2 和千兆以太网，以及集成的以太网交换机。它还包括 I2C、UART、电信串行接口端口 (TSIP) 和 16 位 EMIF，以及通用 CMOS IO。为了实现设备之间或与 FPGA 之间的高吞吐量、低延迟通信，该设备还配备了一个名为 HyperLink 的 50 Gbaud 全双工接口。增加该设备网络感知能力的是一个网络协处理器，其中包括包加速和可选的安全加速。包加速器可以处理高达 1.5 M 包/秒，并允许整个多核 C6674 设备使用单个 IP 地址。它还提供了 L2 到 L4 分类，以及校验和和 QoS 功能。

C6674 设备拥有一整套开发工具，包括：增强的 C 编译器、简化编程和调度的汇编优化器，以及用于查看源代码执行情况的 Windows 调试器界面。

• 关键任务系统
• 高性能计算系统
• 通信
• 音频
• 视频基础架构
• 成像
• 分析
• 网络
• 媒体处理
• 工业自动化
• 自动化和过程控制