TMS320DM8127SCYED1
TMS320DM8127SCYED1
- 描述
- TMS320DM8127 DaVinci 数字媒体处理器
- 品牌名称
- TI(德州仪器)
- 商品型号
- TMS320DM8127SCYED1
- 商品编号
- C701546
- 商品封装
- BFBGA-684
- 包装方式
- 托盘
- 商品毛重
- 1克(g)
商品参数
| 属性 | 参数值 | |
|---|---|---|
| 商品目录 | 单片机(MCU/MPU/SOC) | |
| CPU内核 | 其他 |
| 属性 | 参数值 | |
|---|---|---|
| CPU最大主频 | 720MHz;600MHz |
商品特性
- 高性能 DaVinci 视频处理器
- 最高 1GHz ARM Cortex-A8 RISC 核心
- 最高 750MHz C674x VLIw DSP
- 最高 6000 MIPS 和 4500 MFLOPS
- 完全兼容 C6Zx+ 和 G64x+
- ARM Cortex-A8 核心
- ARMv7 架构
- 顺序、双发射、超标量处理器核心
- Neon 多媒体架构
- 支持整数和浮点运算
- Jazelle RCT 执行环境
- ARM Cortex-A8 内存架构
- 32KB 指令和数据缓存
- 256KB L2 缓存
- 64KB RAM,48KB 启动 ROM
- TMS320C674x 浮点 VLIw DSP
- 64 个通用寄存器(32 位)
- 六个 ALU(32/40 位)功能单元
- 支持 32 位整数、单精度(IEEE 单精度/32 位)和双精度(IEEE 双精度/64 位)浮点
- 每个时钟周期支持最多四个单精度加法和每两个时钟周期支持四个双精度加法
- 每个周期支持最多两个浮点(单精度或双精度)近似倒数或平方根操作
- 两个乘法功能单元
- 支持混合精度 IEEE 浮点乘法:
- 每个时钟周期 2 SP x SP -> SP
- 每两个时钟周期 2 SP x SP -> DP
- 每三个时钟周期 2 SP x DP -> DP
- 每四个时钟周期 2 DP x DP -> DP
- 支持混合精度 IEEE 浮点乘法:
- 固定点乘法支持每个时钟周期两个 32 x 32 乘法、四个 16 x 16 位乘法(包括复数乘法)或八个 8 x 8 位乘法
- 128KB 片上内存控制器 (OCMC) RAM
- 成像子系统 (ISS)
- 摄像头传感器连接
- 并行连接用于原始(最高 16 位)和 BT.656 或 BT.1120(8 位和 16 位)
- CSI2 串行连接
- 图像传感器接口 (ISIF) 用于处理来自摄像头传感器的图像和视频数据
- 图像管道接口 (IPIPEIF) 用于摄像头传感器、ISIF、IPIPE 和 DRAM 之间的图像和视频数据连接
- 图像管道 (IPIPE) 用于实时图像和视频处理
- 调整大小
- 图像和视频调整大小从 1/16x 到 8x
- 同时生成两种不同的调整大小输出
- 硬件 3A 引擎 (H3A) 用于生成 3A(AE、AwB 和 AF)控制的关键统计数据
- 摄像头传感器连接
- 人脸检测引擎 (FD)
- 硬件人脸检测,最高支持 OPP100 下的 35 个人脸
- 可编程高清视频图像协处理 (HDVICP v2) 引擎
- 编码、解码、转码操作
- H.264, MPEG-2, VC-1, MPEG-4, SP/ASP, JPEG/MJPEG
- 媒体控制器
- 控制 HDVPSS 和 ISS
- 字节序
- ARM 和 DSP 指令/数据
- 小端模式
- 高清视频处理子系统 (HDVPSS)
- 一个 165MHz 高清视频捕获输入
- 一个 16 位或 24 位输入,可拆分为两个 8 位 SD 捕获端口
- 两个 165MHz 高清视频显示输出
- 一个 16 位、24 位或 30 位输出和一个 16 位或 24 位输出
- 复合或 S-Video 模拟输出
- 支持 Macrovision
- 数字 HDMI 1.3 发送器,带有集成 PHY
- 高级视频处理功能,如扫描、格式、速率转换
- 三层图形层和合成器
- 一个 165MHz 高清视频捕获输入
- 双 32 位 DDR2/DDR3 SDRAM 接口
- 支持最高 DDR2-800 和 DDR3-1066
- 最多支持八个 x 8 设备,总地址空间为 2GB
- 动态内存管理器 (DMM)
- 可编程多区域内存映射和交错
- 支持高效的 2D 块访问
- 支持 0°、90°、180° 或 270° 方向和平铺对象
- 优化交织访问
- 通用内存控制器 (GPMC)
- 8 位或 16 位复用地址和数据总线
- 512MB 地址空间,最多支持 8 个片选
- 无需胶合逻辑即可与 NOR Flash、NAND Flash(BCH/Hamming 错误代码检测)、SRAM 和伪 SRAM 接口
- 位于 GPMC 之外的错误定位模块 (ELM),提供最高 16 位或 512 字节硬件 ECC 用于 NAND
- 灵活的异步协议控制,用于与 FPGA、CPLD、ASIC 等接口
- 增强型直接内存访问 (EDMA) 控制器
- 四个传输控制器
- 64 个独立 DMA 通道和 8 个独立 QDMA 通道
- 双端口以太网(10/100/1000 Mbps),带可选交换机
- 符合 IEEE 802.3 标准(仅 3.3V I/O)
- MII/RMII/GMII/RGMII 媒体独立接口
- 管理数据 I/O (MDIO) 模块
- 重置隔离
- IEEE 1588 时间戳、AVB 和工业以太网协议
- 双 USB 2.0 端口,带集成 PHY
- USB2.0 高速和全速客户端
- USB2.0 高速、全速和低速主机,或 OTG
- 支持端点 0-15
- 一个 PCI Express 2.0 端口,带集成 PHY
- 单端口,一条通道,5.0 GT/s
- 可配置为根复合体或端点
- 八个 32 位通用定时器(Timer1-8)
- 一个系统看门狗定时器 (wDT0)
- 六个可配置的 UART/IrDA/CIR 模块
- UART0 带调制解调器控制信号
- 支持最高 3.6864 Mbps 的 UART0/1/2
- 支持最高 12 Mbps 的 UART3/4/5
- SIR, MIR, FIR (4.0 MBAUD), 和 CIR
- 四个串行外设接口 (SPI)(最高 48 MHz)
- 每个有四个片选
- 三个 MMC/SD/SDIO 串行接口(最高 48 MHz)
- 三个支持 1 位、4 位或 8 位模式
- 四个互连集成电路 (I2C) 端口
- 六个多通道音频串行端口 (McASPs)
- 双十路串行发送和接收端口
- 四路四路串行发送和接收端口
- DIT 能力支持 S/PDIF(所有端口)
- 多通道缓冲串行端口 (McBSP)
- 发送和接收时钟最高 48 MHz
- 两个时钟区和两个串行数据引脚
- 支持 TDM、I2S 和类似格式
- 实时时钟 (RTC)
- 一次性或周期性中断生成
- 最多 128 个通用 I/O (GPIO) 引脚
- 一个自旋锁模块,最多 128 个硬件信号量
- 一个邮箱模块,12 个邮箱
- 片上 ARM ROM 启动加载程序 (RBL)
- 电源、复位和时钟管理
- 多个独立的核心电源域
- 多个独立的核心电压域
- 每个电压域支持三种工作点(OPP100、OPP120、OPP166)
- 子系统和外设的时钟启用和禁用控制
- 32KB 嵌入式跟踪缓冲区 (ETB) 和 5 针跟踪接口用于调试
- 符合 IEEE 1149.1 (JTAG) 标准
- 684 引脚无铅 BGA 封装(CYE 后缀),0.8mm 球间距,带通孔技术以降低 PCB 成本
- 45nm CMOS 技术
优惠活动
购买数量
(60个/托盘,最小起订量 1 个)个
起订量:1 个60个/托盘
总价金额:
¥ 0.00近期成交0单

