8V19N470BFGI

8V19N470是一款完全集成的FemtoClock NG抖动衰减器和时钟合成器，专为无线基站无线电设备板的时钟调理和频率/相位管理设计，是高性能时钟解决方案。 该器件针对GSM、WCDMA、LTE、LTE - A无线电板应用进行了优化，可提供出色的相位噪声性能。两级PLL架构同时支持抖动衰减和频率倍增。第一级PLL为抖动衰减器，使用外部VCXO以实现尽可能好的相位噪声特性。第二级PLL锁定VCXO - PLL输出信号并合成目标频率。该PLL分别有两个工作在2949.12MHz和2400MHz - 2500MHz的VCO电路，以增强频率灵活性。 该器件通过对所选VCO进行分频来生成输出时钟信号，提供四个独立的整数分频器。延迟电路可用于实现时钟信号之间的对齐和可控相位延迟。两个冗余输入会被监测活动状态。提供四种可选的时钟切换模式，以应对时钟输入故障情况。此外，还增加了自动锁定、可单独编程的输出分频器和相位调整功能，以提高灵活性。 该器件通过SPI接口进行配置，并在内部寄存器中报告PLL锁定和信号丢失状态，PLL锁定状态也可通过两个锁定检测输出端报告。内部状态位的变化也可通过nINT输出端报告。该器件非常适合驱动无线基础设施、雷达/成像以及仪器仪表/医疗应用中的转换器电路。

• 高性能时钟RF - PLL
• 针对低相位噪声优化：≤150dBc/Hz（1MHz偏移；245.76MHz时钟）
• 双PLL架构 — 第一级PLL搭配外部VCXO用于时钟抖动衰减 — 第二级PLL采用内部FemtoClock NG PLL，可选2949.12MHz和2400MHz - 2500MHz的VCO
• 五个输出通道，共11个输出，具体配置如下： — 两个时钟通道，每个通道有两个差分输出 — 两个时钟通道，每个通道有三个差分输出 — 一个VCXO - PLL通道，有一个可选的LVDS/两个LVCMOS输出
• 每个时钟通道包含一个整数输出分频器和一个相位延迟电路，具有512步的VCO半周期延迟
• 支持的时钟输出频率包括： — 来自VCO - 0：2949.12MHz、1474.56MHz、983.04MHz、491.52MHz、368.64MHz、122.88MHz — 来自VCO - 1：2457.6MHz、1228.8MHz、614.4MHz、307.2MHz、153.6MHz、76.8MHz或625MHz、500MHz、312.5MHz、250MHz、156.25MHz和125MHz
• 低功耗LVPECL/LVDS输出支持可配置的信号幅度、直流和交流耦合以及LVPECL、LVDS线路端接技术
• 冗余输入时钟架构 — 两个输入 — 独立的输入信号监测 — 数字保持 — 手动和自动时钟选择 — 无中断切换
• 状态监测和故障报告 — 输入信号状态 — 每个PLL的锁定状态（两个状态引脚） — 保持和参考丢失状态 — 可屏蔽状态中断引脚
• 电源电压： — 器件核心电源电压：3.3V — 输出电源电压：3.3V、2.5V或1.8V — 数字控制I/O电压：1.8V（耐受3.3V） — SPI控制I/O电压：1.8V或3.3V（可选），设置为1.8V时输入耐受3.3V
• 封装：81 - FPBGA（8×8×1.35mm，0.8mm球间距）
• 温度范围： - 40℃至 + 85℃

• 低相位噪声时钟生成，尤其适用于对抖动敏感的ADC和DAC电路
• 无线基础设施应用：GSM、WCDMA、LTE、LTE - A
• 以太网