71V2576YS150PFG

IDT71V2576/78 是高速 SRAM，组织为 128K x 36/256K x 18。该 SRAM 包含写、数据、地址和控制寄存器。内部逻辑允许 SRAM 基于可延迟到写周期结束的决策生成自定时写。内部突发地址计数器接受处理器的第一个周期地址，启动访问序列。第一个输出数据周期将在下一个上升时钟沿可用之前流水线一个周期。如果选择突发模式操作（ADV=低），后续三个输出数据周期将在接下来的三个上升时钟沿对用户可用。这三个地址的顺序由内部突发计数器和 LBO 输入引脚定义。该 SRAM 采用高性能 CMOS 工艺，并封装在 JEDEC 标准 14mm x 20mm 100 引脚薄型塑料四边扁平封装（TQFP）以及 119 球栅阵列（BGA）和 165 细间距球栅阵列（fBGA）中。

• 128K x 36、256K x 18 存储配置
• 支持高系统速度：商业和工业级：150MHz 3.8ns 时钟访问时间、133MHz 4.2ns 时钟访问时间
• LBO 输入选择交错或线性突发模式
• 自定时写周期，具有全局写控制（GW）、字节写使能（BWE）和字节写（BWx）
• 3.3V 核心电源供电
• 通过 ZZ 输入控制掉电
• 2.5V I/O
• 可选边界扫描 JTAG 接口（符合 IEEE 1149.1 标准）
• 封装在 JEDEC 标准 100 引脚塑料薄型四边扁平封装（TQFP）、119 球栅阵列（BGA）和 165 细间距球栅阵列（fBGA）中