PDI1284P11DGG,118

PDI1284P11并行接口芯片旨在为个人计算机提供异步、8位、双向并行接口。PDI1284P11包含IEEE 1284接口规范为字节、半字节、增强型并行端口（EPP）和扩展功能端口（ECP）模式定义的全部19条信号线。PDI1284P11专为工作在3.3 V的主机或外设设计，可与3.3 V或5.0 V的设备进行接口连接。 八对收发器（A/B 1至8）可根据方向引脚DIR的状态，实现数据从A总线传输到B总线，或从B总线传输到A总线。 B总线以及Y9至Y13线根据高驱动使能引脚HD的状态，具有图腾柱或上拉电阻输出。A总线仅具有图腾柱式输出。在VCC = 3.3 V时，所有输入均与TTL兼容，输入迟滞至少为400 mV。

• 异步操作
• 8位收发器
• 电缆外设的六条额外缓冲/驱动线
• 电缆的五条额外控制线
• 5 V容限静电放电（ESD）保护：
  • 人体模型（HBM）JESD22 - A114E超过2000 V
  • 机器模型（MM）JESD22 - A115 - A超过200 V
• 每JEDEC标准19，闩锁电流保护超过500 mA
• 输入迟滞
• 低噪声操作
• 符合IEEE 1284的1级和2级标准
• B/Y侧关断状态下的过压保护
• A侧三态选项
• B侧有源或电阻上拉选项
• 电缆侧5 V或3 V工作电源电压