54F573/BSA

54F573是一个八进制透明锁存器，与八个三态输出缓冲器相连。该器件的两个部分由使能（E）和输出使能（OE）控制门独立控制。54F573在功能上与54F373相同，但采用宽边引脚排列配置，便于印刷电路板布局，并能轻松与微处理器接口。当使能（E）输入为高电平时，D输入的数据将传输到锁存器输出。当E为高电平时，锁存器对数据输入保持透明，并存储在使能从高到低转换前一个建立时间内出现的数据。54F574在功能上与54F374相同，但采用宽边引脚排列配置，便于印刷电路板布局，并能轻松与微处理器接口。三态输出缓冲器设计用于驱动重载三态总线、MOS存储器或MOS微处理器。低电平有效输出使能（OE）独立于锁存器操作控制所有八个三态缓冲器。当OE为低电平时，锁存或透明的数据将出现在输出端。当OE为高电平时，输出处于高阻抗“关断”状态，这意味着它们既不会驱动总线，也不会给总线加载。它是一个8位边沿触发寄存器，与八个三态输出缓冲器相连。该器件的两个部分由时钟（CP）和输出使能（OE）控制门独立控制。该寄存器为全边沿触发。在时钟从低到高转换前一个建立时间内，每个D输入的状态将传输到相应触发器的Q输出。三态输出缓冲器设计用于驱动重载三态总线、MOS存储器或MOS微处理器。低电平有效输出使能（OE）独立于锁存器操作控制所有八个三态缓冲器。当OE为低电平时，锁存或透明的数据将出现在输出端。当OE为高电平时，输出处于高阻抗“关断”状态，这意味着它们既不会驱动总线，也不会给总线加载。

• 54F573是54F373的宽边引脚排列版本
• 54F574是54F374的宽边引脚排列版本
• 封装相对两侧的输入和输出便于与微处理器接口
• 可用作微处理器的输入或输出端口
• 具有用于总线接口的三态输出
• 具有公共输出使能