HMA510JC-55

HMA510是一款高速、低功耗的CMOS 16×16位并行乘法累加器，能够以45ns的时钟周期执行乘法累加操作。16位的X和Y操作数可以指定为补码或无符号数值格式。累加器功能还提供了额外的输入，包括：将当前乘积加载到累加器中、将累加器内容与当前乘积相加或相减，以及从外部输入预加载累加器寄存器。

所有输入和输出都经过寄存。寄存器均为正边沿触发，并在相关时钟信号的上升沿锁存。35位的累加器输出寄存器分为三部分：16位最低有效乘积（LSP）、16位最高有效乘积（MSP）和3位扩展乘积（XTP）寄存器。XTP和MSP寄存器有专用的输出端口，而LSP寄存器以复用方式共享Y输入。整个35位的累加器输出寄存器可随时通过双向输出端口和预加载控制进行预加载。

HMA510是一款高速的16×16位乘法累加器（MAC）。它由一个16位并行乘法器和一个35位累加器组成。所有输入和输出都经过寄存，并在相关时钟信号的上升沿锁存。HMA510分为四个部分：输入部分、乘法器阵列、累加器以及输出/预加载部分。

输入部分有两个16位操作数输入寄存器，分别用于X和Y操作数，它们分别在CLKX和CLKY的上升沿锁存。还包括一个4位控制寄存器（TC、RND、ACC、SUB），可从任一输入时钟信号进行锁存。

16×16乘法器阵列对输入操作数进行运算，产生32位乘积。可通过TC控制选择补码或无符号数值运算。也可通过RND控制对32位结果进行舍入。在这种情况下，会在LSP的最高有效位（P15位）上加“1”。32位乘积会根据需要进行零填充或符号扩展，并作为35位数传递到累加器部分。

累加器功能由ACC、SUB和PREL控制输入进行控制。可选择四种功能：将当前乘积加载到累加器中；将乘积与累加器内容相加；从当前乘积中减去累加器内容；或者从双向端口加载累加器。累加器寄存器在CLKP信号的上升沿更新。

输出/预加载部分包含累加器/输出寄存器和双向端口。该部分由信号PREL、OEX、OEM和OEL控制。当PREL为高电平时，输出缓冲器处于高阻状态。当控制信号OEX、OEM或OEL中的一个也为高电平时，输出端的数据将在CLKP的上升沿预加载到相关寄存器中。当PREL为低电平时，信号OEX、OEM和OEL分别是其对应三态输出端口的使能控制信号。

• 16×16位并行乘法并累加到35位结果
• 高速（45ns）乘法累加时间
• 低功耗CMOS操作 - ICCSB最大为500μA - 在1.0MHz时ICCOP最大为7.0mA
• 与CY7C510和IDT7210兼容
• 支持补码或无符号数值运算
• TTL兼容输入/输出
• 三态输出