HSP48901GC-30

HSP48901是一款高速9抽头FIR滤波器，采用8位宽数据和系数。它可以配置为一维（1-D）9抽头滤波器，用于各种信号处理应用，也可以配置为二维（2-D）滤波器，用于图像处理。在二维配置中，该器件非常适合实现3×3内核卷积。30MHz的时钟速率允许在实时视频所需的帧时间内处理大量图像尺寸。

数据通过可编程数据缓冲区（如HSP9500或任何其他可编程移位寄存器）提供给HSP48901。系数和像素输入数据为8位有符号或无符号整数，20位扩展输出保证在滤波操作期间不会发生溢出。

有两个内部寄存器组用于存储独立的3×3滤波器内核，从而便于在同一数据上实现自适应滤波器和多滤波器操作。

HSP48901图像滤波器的配置通过标准微处理器接口控制，所有输入和输出均与TTL兼容。

HSP48901可以对3×3滤波器内核与8位图像数据进行卷积。它以光栅扫描、非隔行格式接收图像数据，将其与滤波器内核进行卷积，并输出滤波后的图像。输入和滤波器内核数据均为8位，而输出数据为20位，以防止在卷积操作期间发生溢出。图像数据通过DIN1、DIN2和DIN3总线输入。该数据通常由可编程数据缓冲区（如HSP9501）提供。然后，该数据与3×3滤波器系数数组进行卷积。结果输出数据随后存储在输出寄存器中。HSP48901也可以在一维模式下使用。在这种配置中，它用作一维9抽头FIR滤波器。在此模式下，数据将通过DIN1(0 - 7)总线输入。

卷积器的初始化使用CIN0 - 7总线加载配置数据和滤波器内核。地址线A0 - 2用于寻址内部寄存器进行初始化。配置数据分别使用A0 - 2、CIN0 - 7和LD#控制作为地址、数据和写使能进行加载。该接口与标准微处理器兼容，无需使用任何额外的逻辑。

滤波后的图像数据通过DOUT0 - 19总线从卷积器输出。该输出总线为20位宽，为卷积操作期间的扩展提供空间。

乘法器阵列由九个8×8乘法器组成。每个乘法器将滤波器系数与输入图像中的相应像素相乘。输入和系数数据可以是补码或无符号整数格式。九个系数形成一个3×3滤波器内核，该内核与输入像素数据相乘并求和，以形成乘积和，用于实现卷积操作，如下所示： 输出 = (A×P1)+(B×P2)+(C×P3)+(D×P4)+(E×P5)+(F×P6)+(G×P7)+(H×P8)+(I×P9)

控制逻辑包含初始化寄存器和系数寄存器。通过在CIN0 - 7总线上放置数据并使用A0 - 2和LD#控制线写入寻址寄存器来更新控制逻辑（参见地址解码器）。所有控制逻辑寄存器不受FRAME#影响。

初始化寄存器用于为特定应用适当配置卷积器。它通过CIN0 - 7总线和LD#输入进行加载。位0定义输入数据和系数格式（无符号或补码）；位1定义操作模式（一维或二维）；位2和位3确定在DOUT0 - 19总线上发生的舍入类型；初始化寄存器位的完整定义见表1。

控制逻辑包含两个系数寄存器组，CREG0和CREG1。每个寄存器组能够存储九个8位滤波器系数值（3×3内核）。寄存器的输出连接到3×3乘法器阵列中相应乘法器的系数输入（指定为A到I）。用于卷积的寄存器组可通过写入适当的地址进行选择（参见地址解码器）。给定组中的所有寄存器同时启用，并且其中一个组始终处于活动状态。

对于大多数应用，只需要一个寄存器组。用户可以在加电后简单地加载CREG0，并在整个卷积操作中使用它。（CREG0是默认寄存器）。备用寄存器组允许用户维护两组滤波器系数并实时切换。系数掩码通过CIN0 - 7总线使用A0 - 2和LD#进行加载。处理中使用的特定寄存器组的选择也通过写入适当的地址来完成（参见地址解码器）。

• 直流至30MHz时钟速率
• 可配置为一维和二维相关/卷积
• 双系数掩码寄存器，可在单个时钟周期内切换
• 补码或无符号8位输入数据和系数
• 20位扩展精度输出
• 标准μP（上划线）接口

• 图像滤波
• 边缘检测/增强
• 模式匹配
• 实时视频滤波器