SY100S811JC TR

SY100S811 是一款低偏斜的 1 到 9 PECL 差分驱动器，专为新一代高性能 PECL 系统中的时钟分配设计。它可以通过 TTL 使能引脚 TEN 接受 PECL 时钟输入或 TTL 输入。当 TTL 使能引脚为高电平时，TTL 输入被启用且 PECL 输入被禁用；当使能引脚为低电平时，TTL 输入被禁用且 PECL 输入被启用。

该器件专门设计和生产以实现低偏斜。互连方案和金属布局经过精心优化，以最小化器件内部的门到门偏斜。晶圆表征和工艺控制确保批次间的传播延迟分布一致。由于 S811 与其他 ECLinPS 系列成员共享一套“基本”处理工艺，在器件个性化时进行的晶圆表征可以更严格地控制参数，包括传播延迟。

为了确保满足偏斜规格，必须将差分输出的两侧都终止在 50Ω，即使仅使用其中一侧。在大多数应用中，所有九对差分信号都会被使用并因此终止。如果使用的差分对少于九对，则必须终止至少同一封装侧（即与该侧上使用的对共享相同 VCCO）的输出对，以保持最小偏斜。

VBB 输出旨在作为 PECL 信号单端接收的参考电压，仅供该器件使用。当使用 VBB 作此用途时，建议通过一个 0.01uF 的电容将 VBB 旁路到 VCC。

• 低偏斜
• 保证偏斜规格
• VBB输出
• TTL使能输入
• 可选择TTL或PECL时钟输入
• 单+5V电源
• 差分内部设计
• 引脚配置与E111相似
• PECL I/O完全兼容行业标准
• 内置75KΩ PECL输入下拉电阻
• 提供28引脚PLCC和SOIC封装