74FCT388915TDPYG

FCT388915T采用锁相环技术，将输出的频率和相位锁定到输入参考时钟。它为高性能个人电脑和工作站提供低偏斜时钟分配。其中一个输出在反馈输入处反馈到PLL，从而使整个器件的延迟基本为零。PLL由相位/频率检测器、电荷泵、环路滤波器和压控振荡器（VCO）组成。VCO设计的2Q工作频率范围为40MHz至f2Q最大值。FCT388915T提供8个输出，Q5输出与Q输出反相。2Q的运行频率是Q频率的两倍，Q/2的运行频率是Q频率的一半。FREQ_SEL控制在输出路径中提供额外的÷2选项。PLL_EN允许绕过PLL，这在静态测试模式中很有用。当PLL_EN为低电平时，SYNC输入可用作测试时钟。在这种测试模式下，输入频率不受指定范围的限制，输出极性与正常操作（PLL_EN = 1）时相反。当PLL处于稳态相位和频率锁定时，LOCK输出达到逻辑高电平。当OE/RST（上划线）为低电平时，所有输出都处于高阻抗状态，Q、Q（上划线）和Q/2输出处的寄存器被复位。FCT388915T需要一个外部环路滤波器组件，如图3所示。

• 采用0.5微米CMOS技术
• 输入频率范围：10MHz至f2Q最大值（FREQ_SEL = HIGH）
• 最大输出频率：150MHz
• 引脚和功能与FCT88915T、MC88915T兼容
• 5个同相输出、1个反相输出、1个2倍输出、1个÷2输出；所有输出均与TTL兼容
• 三态输出
• 占空比失真 < 500ps（最大值）
• 在CMOS输出电压电平下具有32/-16mA驱动能力
• VCC = 3.3V ± 0.3V
• 输入可由3.3V或5V组件驱动
• 提供28引脚PLCC和SSOP封装
• 不建议用于新设计
• 功能替换可使用8T49N286A