8A34013E-000NLG

8A34013是用于设备同步的端口同步器，支持基于数据包和物理层的频率和时间/相位同步。该器件高度集成，提供了管理IEEE 1588和同步以太网（SyncE）时钟的时间参考、时钟源和定时路径的工具。PLL通道可以独立用作频率合成器、抖动衰减器、数字控制振荡器（DCO）或数字相位锁定环路（DPLL）。8A34013支持多个独立的定时路径，每个路径都可以配置为DPLL或DCO。输入到输入、输入到输出以及输出到输出的相位偏斜都可以精确管理。该器件输出低抖动时钟，可以直接同步诸如100GBASE-R、40GBASE-R、10GBASE-R和10GBASE-W等接口，以及SONET/SDH和PDH接口，还有IEEE 1588时间戳单元（TSUs）。内部系统APLL必须由25MHz到54MHz之间的低相位噪声参考时钟供电。系统APLL的输出用于所有分数输出分频器（FODs）的时钟合成。系统APLL参考可以来自连接到OSCI引脚的外部晶体振荡器，或者来自连接在OSCI和OSCO引脚之间的晶体。系统DPLL生成内部系统时钟，用于设备中的参考监视器和其他数字电路。如果提供给系统APLL的参考满足应用的稳定性和准确性要求，则系统DPLL可以自由运行，无需系统DPLL参考。或者，系统DPLL可以锁定到符合应用稳定性和准确性要求的外部参考。系统DPLL可以从XO_DPLL引脚或通过参考选择多路复用器接收参考。

• 四个独立的时序通道

  • 每个都可以作为频率合成器、抖动衰减器、数字控制振荡器（DCO）或数字相位锁定环路（DPLL）
  • DPLL 数字环路滤波器（DLF）可编程，截止频率从17Hz到22kHz
  • 在DPLL和DCO模式之间切换是无损且动态的
  • 通过分数输出分频器（FOD）生成与输入频率无关的输出频率
  • 每个FOD支持1ps分辨率的输出相位调整
  • 4差分/8 LVCMOS输出
    • 频率范围从0.5Hz到1GHz（LVCMOS为250MHz）
    • 抖动低于150fs RMS（10kHz到20MHz）
    • 支持LVCMOS、LVDS、LVPECL、HCSL、CML、SSTL和HSTL输出模式
    • 差分输出摆幅可选：400mV / 650mV / 800mV / 910mV
    • 独立输出电压3.3V、2.5V或1.8V
    • LVCMOS还支持1.5V或1.2V
  • 每个输出的时钟相位可以以1ns到2ns的步长单独编程，总范围为±180°

• 2差分/4单端时钟输入

  • 支持频率从1kHz到1GHz
  • 任何输入都可以映射到任意或所有时序通道
  • 冗余输入频率相互独立
  • 任何输入都可以被指定为外部帧/同步脉冲，如PPES（每秒脉冲）、1PPS（每秒脉冲）、5PPS、10PPS、50Hz、100Hz、1kHz、2kHz、4kHz和8kHz，并与可选的参考时钟输入相关联
  • 每个输入可编程相位偏移高达±1.638μs，步长为1ps
  • 参考监视器根据LOS、活动、频率监测和/或LOS输入引脚来鉴定/取消鉴定参考
  • 信号丢失（LOS）输入引脚（通过GPIO）可以分配给任何输入时钟参考
  • 自动参考选择状态机根据参考监视器、优先级表、恢复/非恢复以及其他可编程设置为每个DPLL选择活动参考
  • 系统APLL运行于基模晶体：25MHz至54MHz或从晶体振荡器
  • 系统DPLL接受XO、TCXO或OCXO，工作频率几乎可以从1MHz到150MHz
  • DPLL可以配置为DCO以合成精确时间协议（PTP）/IEEE 1588时钟
  • DCO生成基于PTP的时钟，频率分辨率小于1.11 x 10^-16
  • DPLL相位检测器可以用作精度低于1ps的时间-数字转换器（TDC）
  • 支持1MHz或50MHz SPI串行处理器端口
  • 可以在复位后自动配置自身：
    • 内部客户可定义的一次性可编程存储器，最多支持16种不同配置
    • 通过单独的I2C主端口的标准外部I2C EPROM
  • 1149.1 JTAG边界扫描
  • 7x7 mm 48-VFQFPN封装