DS1743W-150+

DS1743是一款功能齐全、符合2000年问题标准（Y2KC）的实时时钟/日历（RTC），并集成了8kx8非易失性静态随机存取存储器（SRAM）。用户可通过字节宽接口访问DS1743内的所有寄存器。RTC信息和控制位位于最上面的八个RAM位置。RTC寄存器以24小时二进制编码十进制（BCD）格式存储世纪、年、月、日、星期、时、分和秒数据。系统会自动对每月的天数和闰年进行校正。RTC时钟寄存器采用双缓冲设计，以避免在时钟更新周期中访问到错误数据。双缓冲系统还能防止计时倒计时因访问时间寄存器数据而中断，从而避免时间丢失。DS1743还内置了电源故障检测电路，当VCC电源超出容差范围时，该电路会使器件处于未选中状态。当VCC高于VPF时，可完全访问该器件；当VCC低于VPF时，内部CE信号被强制拉高，禁止任何访问操作。当VCC升至VPF以上时，在TREC时间内仍禁止访问，以便系统有时间稳定下来。这些特性可避免因VCC电压过低导致系统运行不稳定而造成的数据丢失，同时避免错误的访问和更新周期。

• 集成非易失性SRAM、实时时钟、晶体振荡器、电源故障控制电路和锂能源
• 时钟寄存器的访问方式与静态RAM相同，这些寄存器位于最上面的八个RAM位置
• 世纪字节寄存器完全非易失，在无电源情况下可正常工作超过10年
• 以BCD编码的世纪、年、月、日、星期、时、分和秒数据，自动进行闰年补偿，有效期至2099年
• 低电池电压水平指示标志
• 电源故障写保护功能
• 允许VCC电源有±10%的容差
• 锂能源在首次加电前电气断开，以保持其新鲜度（仅适用于DIP模块）
• 采用标准JEDEC字节宽8k x 8静态RAM引脚排列
• 可表面贴装的封装，可直接连接包含电池和晶体的PowerCap（仅适用于PowerCap模块板）
• 可更换电池（PowerCap）
• 上电复位输出
• 与其他密度的DS174XP计时RAM引脚兼容
• 通过美国保险商实验室（UL）认证，防止内部锂电池充电